verilog, verilog Опции

[TurkinDV]

Всем привет! Друзья,подскажите новичку ,пожалуйста, у меня на входе два операнда, как их описать ,чтобы их разрядность была параметризуема? verilog

Сообщение отредактировал TurkinDV - Sep 30 2015, 13:19

[pav2051]

Для задания разрядности входных портов модуля можно поступить следующим образом:

Код

module my_module(in1, in2, out);
parameter PAR_IN1 = 8;    // Описываем параметры и задаем значения по умолчанию
parameter PAR_IN2 = 8;
input [PAR_IN1-1:0] in1;    // Описываем входные порты и указываем их разрядность
input [PAR_IN2-1:0] in2;
...
endmodule

Теперь при создании инстанса этого модуля можно переопределить заданные по умолчанию значения (переопределяемые параметры и их значения указываются в скобках после символа #):

Код

my_module #(.PAR_IN1(4), .PAR_IN2(12)) inst0(.in1(in1), .in2(in2), .out(out));

Сообщение отредактировал pav2051 - Oct 1 2015, 12:23