Есть проект. В нем стоит PLL, которая выдает 3 целочисленно кратных частоты. В проекте есть 1. Модули которые работают с учетом этой кратности. Для корректного временного анализа эти 3 клока помещены в одну эксклюзивную группу. 2. Модуль который работает с клоком, мультиплексированным из этих трех. Ему для корректного анализа надо что бы эти 3 клока были помещены в разные эксклюзивные группы. Вот в нем валяться констрейны на группу. Т.е. идет анализ пар клоков, передача между которыми, в этом модуле, физически невозможна.
Соображаю плохо. Как констрейнят такие проекты? Прописывают set_false_path от клока на клок с указанием through всех цепей модуля работающего на мультиплексированном клоке ? или непосредственно цепей мультеплексированных данных?
вы почти наверняка что то полезное выкинули этими фалзпасами.
ну как это что. мультиплексор клоков на лютах и выкинут. в принципе, осталось правильно обработать reset-ы при переключении с одной тактовой на другую. тогда никаких бед лично мне не предвидится.
--------------------
провоцируем неудовлетворенных провокаторов с удовольствием.
Специфические констрейны, Проект с мультиплексированием связанных тактовых
Sep 30 2015, 19:23
