Пытаюсь сделать FIFO с двумя клоками.
Есть проект со своим тактовым сигналом и есть данные от АЦП, сопровождаемые одним клоком (формируемым из проектного клока). Пытаюсь ввести между ними FIFO данных (dual clock) для исключения возможных неоднозначностей при взаимном джиттере этих тактовых сигналов - FIFO, содержащее не менее двух и не более восьми слов. Клок от АЦП может пропадать, эта ситуация (мусор на выходе FIFO) просто игнорируется.
Кроме того, это будет необходимо при возможном переходе на мультиплексированную шину от АЦП, когда за один период тактового сигнала передается две выборки.
КОроче, не получается... Вот кусочек проекта.
Ещё... Кто знает, означает ли примечание (4) в описани ug_fifo.pdf, что сигналы wrempty и rdempty можно использовать только в конфигурациях с разной шириной шин входа и выхода?
Для контроля работоспособности проекта используется версия этого блока без FIFO, просто с синхронизатором.
Сообщение отредактировал Genadi Zawidowski - Oct 11 2015, 08:23
Эскизы прикрепленных изображений
Прикрепленные файлы
fifo.zip ( 12.6 килобайт )
Кол-во скачиваний: 9 
ug_fifo.pdf ( 716.94 килобайт )
Кол-во скачиваний: 18
Q13.1, Cyclone IV: MemoryCompiler/FIFO, данные от АЦП, lpm_fifo_dc
Oct 11 2015, 08:12
