Цитата(count_enable @ Oct 30 2015, 16:15)
Возник такой полутеоретический вопрос. Надо считать сумму ряда 18-битных чисел итерационно, Р(х)=Р(х-1)+А(х). Что будет быстрее: сумматор в CLB или DPS48 блок и корка Adder из CoreGen? Числа идут из BRAM.
"Возьми напиши сумматор, и сравни" - скажете вы. Но я не уверен что мой сумматор будет самый оптимальный и что размещение в ПЛИС не будет влиять на скорость. Рассматриваем 6 и 7 семейство Xilinx, а так же интересует результат для Altera Cyclone V, о которой я знаю только то что там DSP 9-битные.
На таких разрядностях ИМХО на логике будет как минимум не хуже. После БРАМки надо влепить промежуточный регистр - тайминги по выходу БРАМок всегда хромают. Гробить 35-битный аппаратный сумматор из DSP блока на такое жалко, мне кажется это расточительно. Кореген вам чудес не сделает - в конце концов он тоже применит один из двух вариантов. Ну а написать "неоптимальный" сумматор - это очень постараться надо.
З Ы Всё вышесказанное относилось к Xilinx.
Full Adder vs DPS48, что быстрее.
Oct 30 2015, 10:15
