Full Adder vs DPS48, что быстрее. Опции

[count_enable]

Возник такой полутеоретический вопрос. Надо считать сумму ряда 18-битных чисел итерационно, Р(х)=Р(х-1)+А(х). Что будет быстрее: сумматор в CLB или DPS48 блок и корка Adder из CoreGen? Числа идут из BRAM.
"Возьми напиши сумматор, и сравни" - скажете вы. Но я не уверен что мой сумматор будет самый оптимальный и что размещение в ПЛИС не будет влиять на скорость. Рассматриваем 6 и 7 семейство Xilinx, а так же интересует результат для Altera Cyclone V, о которой я знаю только то что там DSP 9-битные.

[count_enable]

Гробить 35-битный аппаратный сумматор из DSP блока на такое жалко

Чаго их жалеть, нехристей? Если на кристалле они уже есть и не используются в других модулях, несоразмерность задаче не важна.

Интересует только макс. скорость работы (pipeline произвольной длины если нужно), и оценка энергопотребления. DSP относительно прожорливы.