Full Adder vs DPS48, что быстрее. Опции

[count_enable]

Возник такой полутеоретический вопрос. Надо считать сумму ряда 18-битных чисел итерационно, Р(х)=Р(х-1)+А(х). Что будет быстрее: сумматор в CLB или DPS48 блок и корка Adder из CoreGen? Числа идут из BRAM.
"Возьми напиши сумматор, и сравни" - скажете вы. Но я не уверен что мой сумматор будет самый оптимальный и что размещение в ПЛИС не будет влиять на скорость. Рассматриваем 6 и 7 семейство Xilinx, а так же интересует результат для Altera Cyclone V, о которой я знаю только то что там DSP 9-битные.

[Vascom]

Приветствую!

To Bad0512,Vascom "учите матчасть Шура" DSP48 как раз для таких дел заточены -
можно легко сделать накаливающий сумматор с мак частотой 450-500 MHz. На CLB для этого ох как попотеть придется

Успехов! Rob.

Ну если это основная задача, и DSP48 не жалко, то конечно можно. Хотя узким местом по скорости может стать уже BRAM.
Зато логика позволяет более гибко и масштабируемо это выполнять.

Просто не сталкивался с задачами в 400-500МГц вычислительных на FPGA. У меня на 100-200МГц.

... На таких скоростях ограничивать будут другие элементы - тот же BRAM, хотя бы.

Тогда стоит подумать над распараллеливанием задачи и использованием нескольких сумматоров/аккумуляторов, получающих данные из разных BRAM например.
Это же FPGA, надо пользоваться параллельностью.

Сообщение отредактировал Vascom - Oct 30 2015, 11:40