Full Adder vs DPS48, что быстрее. Опции

[count_enable]

Возник такой полутеоретический вопрос. Надо считать сумму ряда 18-битных чисел итерационно, Р(х)=Р(х-1)+А(х). Что будет быстрее: сумматор в CLB или DPS48 блок и корка Adder из CoreGen? Числа идут из BRAM.
"Возьми напиши сумматор, и сравни" - скажете вы. Но я не уверен что мой сумматор будет самый оптимальный и что размещение в ПЛИС не будет влиять на скорость. Рассматриваем 6 и 7 семейство Xilinx, а так же интересует результат для Altera Cyclone V, о которой я знаю только то что там DSP 9-битные.

[count_enable]

Ps/ я для стратикса IV делал схожий сумматор на частоту 250МГц, отдельно все замечательно работало, вставлял несколько таких в проект - все разваливалось, пока жестко не зафиксировал разводку отдельных кусков

Вот этого я и побаиваюсь при работе с логикой.

Тогда стоит подумать над распараллеливанием задачи и использованием нескольких сумматоров/аккумуляторов, получающих данные из разных BRAM например.

Конечно, будет массив памяти и массив аккумуляторов.

В общем, пока буду делать на DSP. Благо coregen позволяет сгенерить корку на DSP и на логике с одинаковым интерфейсом, если что поменять можно как кубик лего.

Побочный вопрос по альтеровских DSP. Неоднократно слышал что по производительности и удобности не хуже Xilinx DSP48, но т.к. они 9-битные, как так может быть что каскадирование не влияет на производительность?