Full Adder vs DPS48, что быстрее. Опции

[count_enable]

Возник такой полутеоретический вопрос. Надо считать сумму ряда 18-битных чисел итерационно, Р(х)=Р(х-1)+А(х). Что будет быстрее: сумматор в CLB или DPS48 блок и корка Adder из CoreGen? Числа идут из BRAM.
"Возьми напиши сумматор, и сравни" - скажете вы. Но я не уверен что мой сумматор будет самый оптимальный и что размещение в ПЛИС не будет влиять на скорость. Рассматриваем 6 и 7 семейство Xilinx, а так же интересует результат для Altera Cyclone V, о которой я знаю только то что там DSP 9-битные.

[RobFPGA]

Приветствую!

To Bad0512,Vascom "учите матчасть Шура" DSP48 как раз для таких дел заточены -
можно легко сделать накаливающий сумматор с мак частотой 450-500 MHz. На CLB для этого ох как попотеть придется

Успехов! Rob.

[Bad0512]

Приветствую!

To Bad0512,Vascom "учите матчасть Шура" DSP48 как раз для таких дел заточены -
можно легко сделать накаливающий сумматор с мак частотой 450-500 MHz. На CLB для этого ох как попотеть придется

Успехов! Rob.

Напомню, что речь в изначальной задаче шла об аккумулировании 18-битных чисел. Это значит что с учётом накопления разрядности при суммировании, итоговая разрядность аккумулятора будет много меньше 35 бит.
И соответственно обычный сумматор порвёт по скорости DSP блок как тузик грелку. Про то, кто на что заточен, видимо глупо указывать - умение читать документацию не является уникальным, многие обладают этим ремеслом.

З Ы Автору - сколько чисел планируете суммировать? Важно для расчёта разрядности аккумулятора.