Цитата(gerbity @ Nov 9 2015, 11:13)

Так что в этом случае поставите уж один асинхронный триггер и не мучайте клок, а то проблем не оберетесь.
Если не секрет куда его поставить?
Цитата(iosifk @ Nov 9 2015, 11:18)

Если " некая внешняя частота" ниже чем может быть частота в кристалле, то сделайте CDC и системный клок и от него работайте...
Внешняя частота выше рабочей. Плюс может отсутствовать.
Цитата(Shivers @ Nov 9 2015, 11:35)

Нормальный вариант. Но сначала надо обязательно пересинхронизировать измеряемый сигнал двумя триггерами.
В этом нет необходимости так как циклограмма позволяет считывать данные через некоорое (большое время) после перевода CE в ноль.
Цитата(RobFPGA @ Nov 9 2015, 11:49)

Наверное частотомер ваяете.
Простенький - простенький. Для целей индикации.
Цитата
Костыль BUGCTRL - выгляди не очень - но работать будет (но опять же есть ограничения - не потанцуешь

).
Хватит и обычной логики. DSP блочёк имеет один клоковый пин и его можно вести как угодно. Хуже не станет

Цитата
Если клок произвольный и может отсутствовать то только асинхронный сброс.

)) Вот и пример того где отказаться от асинхронности нельзя.
Цитата
Если еще и частота выше системной то есть несколько вариантов счета - включая полностью асинхронный счетчик
В этом случае лимит только физические ограничения на макс. частоту на пин и тригер.
Классику я знаю. Хотелось обсудить альтернативные варианты.
Цитата(iosifk @ Nov 9 2015, 11:52)

Сдвиговый регистр и дешифратор к нему. Это не требует переносов и может быть быстрее.
А можно поподробнее что это за фокус? Счётчик Джонсона? Так он же триггеры жрёт что не в себя.
Сообщение отредактировал MegaVolt - Nov 9 2015, 09:06