Подскажите как сделать в veriloge задержку Опции

[Вано]

Подскажите, как в verilog -е сделать задержку сигнала на половину длительности тактового импульса?

Сообщение отредактировал Вано - Jul 26 2006, 14:10

[Kopart]

Подскажите, как в verilog -е сделать задержку сигнала на половину длительности тактового импульса?

Это схоже с проблемой деления на логике тактовой НЕ на степень 2-ки (например 3)

А самый очевидный вариант синтезируемой задержки - использовать 2-ух кратную тактовую (на PLL)

[Вано]

Подскажите, как в verilog -е сделать задержку сигнала на половину длительности тактового импульса?

Это схоже с проблемой деления на логике тактовой НЕ на степень 2-ки (например 3)

А самый очевидный вариант синтезируемой задержки - использовать 2-ух кратную тактовую (на PLL)

К сожалению pll трогать нельзя, необходимо программно сделать без использования настроек генератора.
Черт побери, сигнал возникает на пол таката раньше , чем нужно, может быть есть еще мнения?

[Doka]

К сожалению pll трогать нельзя, необходимо программно сделать без использования настроек генератора.
Черт побери, сигнал возникает на пол таката раньше , чем нужно, может быть есть еще мнения?

есть.. принимать не по фронту тактовой, а по срезу =)
(или наоборот)

ЗЫ: а вообще хотелось бы более подробного описания - сигал приходит совсем асинхронно?! с другой мксх/платы?