Помогите настроить память, H57V1262GTR-75С Опции

[ilkz]

Друзья, такой затык:
Есть кит DVK600, а к нему платка с чипом H57V1262GTR-75С. Не получается полностью завести память из-под ниос. Если нужно, могу выложить проект.

Собираю систему в Qsys, клок - 50МГц, констрейны кроме derive_pll_clocks и create_clock 50МГц никакие не заданы:




Далее собираю дефолтный проект simple memory test в ниосе:


При тестировании получаю ошибку:



Вычисления показывают, что работает лишь один банк из 4-х.
Из даташита на память мне непонятно какие тайминги нужно задавать в настройках ядра в Qsys и удовлетворяют ли заданные там по умолчанию.
И еще - как корректно законстрейнить память?

[lait33]

Область памяти теперь получилась размером в 16Мбит. Не понимаю почему - ведь в настройках корки указано 128Мбит...
Правильно ли я рассчитываю: 16 бит данных * 2^(12 бит адреса - 1 бит на precharge_flag) * 4 банка = 128 Мбит. Верно же?
[attachment=96859:sdram_span.png]

ну судя по функциональной схеме из даташита 2M*16*4 банка = 128

я с такой памятью ни разу не работал, а толкьо с ddr3 и толкьо с Xilinx, но
если предположить, что они схожи,то ,как я знаю в ддр3, записывают данные байтами и получается, что 12бит адреса = 4 095 байт т.е =32 760 бит, а значит 16*32000*4 банка = 128Mb и получается, что вы все верно рассчитали)

а если мы добавим еще 13-ый бит адреса, то получится в два раза больше, а память-то на 128...


И еще
у вас конечный адрес = FF FFFF - это и есть равно 16 Мбит, а должно быть = 7A1 2000 . у xilinxa есть функция обновить адресное пространство, возможно и у alter-ы есть что-то подобно или попробуйте вручную исправить

Сообщение отредактировал lait33 - Nov 18 2015, 13:36