реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
> Подскажите как сделать в veriloge задержку
Вано
сообщение Jul 26 2006, 14:10
Сообщение #1


Участник
*

Группа: Новичок
Сообщений: 22
Регистрация: 26-10-05
Пользователь №: 10 142
Подскажите, как в verilog -е сделать задержку сигнала на половину длительности тактового импульса?

Сообщение отредактировал Вано - Jul 26 2006, 14:10
Go to the top of the page
 
+Quote Post
 
 Start new topic
Ответов
Kopart
сообщение Jul 27 2006, 06:18
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 601
Регистрация: 1-03-05
Из: Spb
Пользователь №: 2 972
Если тактовая не с PLL - то и дальше "от нее" желательно работать по спаду. (А то в общем случае скважность может изменятся)

В Verilog тоже просто ( @(negedge CLK) )


--------------------
Насколько проще была бы жизнь, если бы она была в исходниках
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Вано   Подскажите как сделать в veriloge задержку   Jul 26 2006, 14:10
- - NiOS   Цитата(Вано @ Jul 26 2006, 18:10) Подскаж...   Jul 26 2006, 14:17
|- - Вано   Цитата(NiOS @ Jul 26 2006, 18:17) Цитата(...   Jul 26 2006, 14:21
|- - Doka   Цитата(Вано @ Jul 26 2006, 18:21) К сожал...   Jul 26 2006, 14:28
- - o-henry   Цитата(Вано @ Jul 26 2006, 17:10) Подскаж...   Jul 26 2006, 14:22
|- - Вано   Цитата(o-henry @ Jul 26 2006, 18:22)...   Jul 26 2006, 14:28
|- - Golikov A.   Цитата(Вано @ Jul 26 2006, 18:28) Цитата(...   Jul 26 2006, 16:44
- - o-henry   Можно сделать удвоитель частоты, как в этой статье...   Jul 26 2006, 14:50
- - TailWind   initial begin ... #Period/2; Signal = Value...   Aug 3 2006, 13:22
- - hlebn   Цитата(TailWind @ Aug 3 2006, 17:22) init...   Aug 3 2006, 18:30

 

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 21st July 2025 - 16:49
Рейтинг@Mail.ru


Страница сгенерированна за 0.01344 секунд с 7
ELECTRONIX ©2004-2016