Уменьшение ЭМИ Опции

[bamgran]

Добрый день. Всех с прошедшим.
Какие приемы в топологии вы можете посоветовать для уменьшения магнитного поля наводимого платой?
Как можно для этого, помимо сплошной заливки, уменьшить пути возвратных токов?
Есть следующее соображение, с которым я столкнулся впервые:
Представим допустим 6-х слойную плату. Сигнал-GND-5V-3V-GND-Сигнал.
Имеет ли смысл переходные отверстия цепи GND, от элементов работающих на 5V замыкать только на ближайший к 5V полигон
и принудительно отрывать от второго полигона: что бы избавиться от петли части возвратного тока до источника по второму полигону и следовательно излучения.

[EvilWrecker]

Есть еще вот такая статья, похоже тут более основательно подошли к вопросу - выводы тоже неоднозначные.

Только хотел привести эту статью- опередили меня Давайте по-порядку:

1) Сперва обозначим условия применимости данного подхода [1]

This rule of thumb is most effective when the planes are closely spaced together. This further apart the physical distance between planes, as in typical 4-layer PCB stackup, benefit from use of 20-H(or any variation)may not be achieved.

2) При неправильных условиях в самом деле возможен обратный эффект [1]

3) В остатке имеем тот факт что этот подход работает хорошо только для достаточно плотных многослоек, что совершенно логично и понятно [1,2].

Резюмируя- имеет значения не только сам метод, но и каким образом и в каких условиях он применяется(кэп). А испортить можно конечно даже bulletproof design орудуя самым супер-пупер методом- было б желание Поэтому никаких опровержений тут нет и не может быть- есть только предостережение от человеческого наития и глупости.