uart+dma Опции

[Огурцов]

как наименьшими телодвижениями организовать приём пакетов ?
пока видится только один вариант - сделать все пакеты одинаковой длины
но даже он не решает полностью - может прийти полпакета или наоборот, больше
после чего остальные пакеты перестанут попадать на границу и прерывание будет вызываться не по концу пакета, а где-то по середине

[Огурцов]

тут вопрос в другом - будет ли генерироваться idle, если внутри пакета придёт новый адреса слейва ?
было бы правильнее иметь прерывание именно по смене адреса, что абсолютно однозначно указывает на конец пакета

Ethernet?

это очень медленный интерфейс с огромных оверхедом
мне надо 62.5 килопакета в секунду, а на эзернете реально получается где-то 25, при 100% загрузке
и ещё его нет в бюджетных камнях

фиксированной длины

потенциально это можно, если бы оно только решало

передавайте сначала заголовок пакета, в нем размер. По нему настройте ПДП. А затем передавайте сам пакет.

нет

Сообщение отредактировал Огурцов - Feb 7 2016, 16:34

[AHTOXA]

тут вопрос в другом - будет ли генерироваться idle, если внутри пакета придёт новый адреса слейва ?
было бы правильнее иметь прерывание именно по смене адреса, что абсолютно однозначно указывает на конец пакета

Так включите и это прерывание, одно другому не мешает.

[Огурцов]

Так включите и это прерывание, одно другому не мешает.

так я не нашёл

в общем, попробую три варианта
если idle принимается каждым слейвом, независимо от текущего адреса, буду генерить его один раз в конце пакета
если idle относится только к текущему слейву, буду генерить его на каждый субпакет
если уж совсем ничего не поможет - придется дополнительно задействовать прерывание exti спаду сигнала data_valid, который я совсем упустил

SPI

синхронизироваться сложно

кривая

будете сравнивать вес uart c ethernet ?

Сообщение отредактировал Огурцов - Feb 7 2016, 18:42

[jcxz]

синхронизироваться сложно

А вот вопрос - что это за бюджетный камень такой у STM позволяющий 10МБит/с по UART??? Озвучьте!
10 МБит/с - это ведь как минимум 160МГц тактовой на входе UART-периферии.
Или у Вас оверсэмплинг = 8? Но всё равно...

О, а у меня противоположный вопрос - как с наименьшими движениями организовать передачу по DMA из памяти в uart на lpc17xx.

А что именно вызывает затруднения? Поставить бит в SSP.DMACR и написать 5 строчек инициализации DMA-канала???
Подсказка: чтобы хоть что-то организовать, надо первым делом открыть даташит. Или этот шаг пропустили и сразу в примеры полезли?

[evgen2]

А что именно вызывает затруднения? Поставить бит в SSP.DMACR и написать 5 строчек инициализации DMA-канала???
Подсказка: чтобы хоть что-то организовать, надо первым делом открыть даташит. Или этот шаг пропустили и сразу в примеры полезли?

Зачем мне для передачи из памяти в uart ставить бит в SSP.DMACR ? нелогично вроде.
Кстати, SSP.DMACR - read/write регистр, а UnFCR, куда нужно писать соответствующие биты для DMA - write only, что придает некоторую сексуальность в сравнении "тут работает, тут не работает".

И на 5 строчек тоже как-то не хватает, но пофиг, пусть будет больше, лишь бы работало

Код

/* зовем один раз */
  LPC_SC->PCONP |= (1 << 29);    /* Enable GPDMA clock */
  LPC_SC->DMAREQSEL = 0x0000;  /* Select primary function(UART0/1/2/3) in DMA channels,  secondary is timer 0/1/2/3. */
/*.....*/
/* str - строка для передачи в uart длиной len */
/* всё работает , если len <= 16, если больше - в порт уходит только 16 байт */
   DMA_Init( M2P, str, 0, len);
   LPC_GPDMACH0->DMACCConfig |= 0x08001|0x380;    /* Enable channel and IE bit */
/* [b]UPDATE[/b]: а так всё работает, как надо (chanel tranfer type был установлен в memory to memory)  */
   LPC_GPDMACH0->DMACCConfig |= 0x08001|0x380|(1<<11);    /* Enable channel and IE bit */
/*.....*/        

int DMA_Init( int DMAMode, char *src_addr, char *dest_addr, int dsize)
{
    if ( DMAMode == M2P ) {

      /* Ch0 set for M2P transfer from mempry to UART. */
      LPC_GPDMACH0->DMACCSrcAddr  = (uint32_t) src_addr;
      LPC_GPDMACH0->DMACCDestAddr = (uint32_t) LPC_UART3_BASE;

      /* The burst size is set to 1, source and dest transfer width is 32 bits(word), Terminal Count Int enable */
      LPC_GPDMACH0->DMACCControl = (dsize & 0x0FFF)|(0x00 << 12) |(0x00 << 15)
        |(0x00 << 18)|(0x00 << 21) | (1 << 26)| (0 << 27) | 0x80000000;
    }        
    LPC_GPDMA->DMACConfig = 0x01;    /* Enable DMA channels, little endian */
    while ( !(LPC_GPDMA->DMACConfig & 0x01) );    

   NVIC_EnableIRQ(DMA_IRQn);
   return (TRUE);
}

Сообщение отредактировал evgen2 - Feb 8 2016, 09:58

[jcxz]

Зачем мне для передачи из памяти в uart ставить бит в SSP.DMACR ? нелогично вроде.
Кстати, SSP.DMACR - read/write регистр, а UnFCR, куда нужно писать соответствующие биты для DMA - write only, что придает некоторую сексуальность в сравнении "тут работает, тут не работает".

Фу-ты - конечно UART.FCR. Просто думал параллельно об SSP.

...
NVIC_EnableIRQ(DMA_IRQn);

А где установка регистра channel.config? А, вижу.
А где установка UART.FCR? И зачем |= для LPC_GPDMACH0->DMACCConfig?

Вот моя инициализация DMA для UART.tx (перед этим ещё устанавливается UART.FCR, SYSCFG.DMAREQSEL, DMA.SYNC и DMA.CFG):

Код

static void SetTxDMA(void *data, uint n)
{
  DMA.IntTCClr = 1 << DMA_CH_bt;
  DMA.IntErrClr = 1 << DMA_CH_bt;
  HwRegsDMA::T_CH volatile *ch = &DMA.CH[DMA_CH_bt];
  ch->DST = (void *)&concatAB(UART, nUART_bt).THR;
  ch->SRC = data;
  ch->LLI = NULL;
  ch->CTL = n | 0 << 15 | B26 | B31;
  __DMB();
  ch->CFG = B0 | (DMA_REQ_bt_TX >> 4) << 6 | 1 << 11 | B14 | B15;
}

[evgen2]

Вот моя инициализация DMA для UART.tx (перед этим ещё устанавливается UART.FCR, SYSCFG.DMAREQSEL, DMA.SYNC и DMA.CFG):

Код

  ch->CFG = B0 | (DMA_REQ_bt_TX >> 4) << 6 | 1 << 11 | B14 | B15;

Нашел.
Всё дело в волшебных пузырьках битиках. 1 << 11
Это transfer type. Если 0 - то memory to memory, если 1 - memory to peripheral. Если поставить 0, то всё работает до размера 16 байт (или, возможно, длины FIFO?, FIFO у меня 16 байт)