Цитата
Конечно не вручную

HDL Designer -> State Diagram Editor (весь пакет называется FPGA Advantage)
http://www.tkt.cs.tut.fi/kurssit/1200/S05/...torial6_eng.htmПро нюансы использования для этих целей памяти ничего не скажу. Не исключено, что это вообще можно сделать, указав только соответствующие настройки.
В документе описывается графическое создание конечного автомата в среде FPGA Advantage. На мой взгляд это излишне, хватает Quartus'а с его убогим просмоторщиком FSM... Вопрос не в создании конечного автомата, а интересуют именно МПА. Вот если FPGA Advantage может синтезировать по какому либо из описаний автомат типа Уилкса или на счетчике - это интересно, но пока я не нашел в его возможностях этого.
Вообще интересно, в приборах типа Stratix II содержится значительное количество модулей блочной памяти, конечно много уходит на FIFO, сдвиговые регистры и прочие вещи, но логично в них же распологать крупные автоматы, а как синтезировать?
Сообщение отредактировал Stas - Aug 1 2006, 18:19