Реализация полифазного интегратора Опции

[_Anatoliy]

Коллеги,помогите найти решение.На картинке вверху изображён обычный интегратор,внизу - его полифазная реализация.Сразу бросается в глаза большое дерево сумматоров по входному сигналу.Как следствие на нужной частоте эта схема в FPGA не работает.Как правильно конвееризировать это дерево сумматоров не нарушая при этом логику работы схемы?Очень мешает обратная связь,она вносит рекурсию...Вообще в принципе это решаемо?

Эскизы прикрепленных изображений

 

[thermit]

А что здесь не ясно? 2 параллельных фильтра и суммирование выхода 1-го с задержанным выходом второго.

[_Anatoliy]

А что здесь не ясно? 2 параллельных фильтра и суммирование выхода 1-го с задержанным выходом второго.

Хм,это работает только на основной частоте. По сути это полный аналог исходного варианта,только с двумя параллельными ветвями. Но вопрос то не в этом,нужно снизить в два раза тактовую частоту и за один такт обрабатывать сразу два входных отсчёта. С КИХ всё понятно,разделили на чётный и нечётный и вперёд. А здесь пока не выходит.