| |
 АЦП ADS42LB49/69, QDR режим, как использовать FRAME |
|
|
|
|
 Feb 9 2016, 12:40
|
Частый гость
Группа: Свой
Сообщений: 139
Регистрация: 3-04-13
Пользователь №: 76 333
|
собственно не могу сообразить - есть ли какой то скрытый смысл в этом сигнале, кроме как разделение старшей-младшей части принятого слова. Может есть какие хитрости связанные с ним - для калибровки, или еще для чего. А может я и с "разделением" ошибся...
Эскизы прикрепленных изображений
|
|
|
|
|
|
|
 |
Ответов
|
|
Feb 19 2016, 06:48
|
Профессионал
Группа: Свой
Сообщений: 1 404
Регистрация: 11-03-11
Из: Минск, Беларусь
Пользователь №: 63 539
|
Цитата(Алга @ Feb 10 2016, 14:11)  Нет,
Altera похоже автоматизировала этот процесс, ее ядро. Значит ALTERA здесь лучше подумала.
У Xilinx этот процесс калибровки не автоматизирован- делай сам вручную! О чем я и пишу.
Твой самопальный автомат (или заимствованный из какого-нибудь проекта) будет делать эти калибровки.
Подозреваю, что у Altera может быть эти калибровки идут постоянно,
динамически подстраиваясь под изменения температуры, питания и тд. Tе динамическая подстройка Так и не понял, что Вы тут хотели сказать? Ядро SelectIO Interface Wizard работает по тому же принципу, что и ALTLVDS_RX у Altera. Порт bitslip используется для битового сдвига данных, чтобы получить правильное выравнивание. Если битовым сдвигом не удаётся получить правильные данные, то можно ставить задержки на линии "клока" и данных. Автомат будет определять выравнены ли данные и управлять сдвигом данных (о чём я и спрашивал).
|
|
|
|
|
|
|
|
Feb 19 2016, 08:27
|
Частый гость
Группа: Свой
Сообщений: 116
Регистрация: 29-12-04
Пользователь №: 1 739
|
Цитата(doom13 @ Feb 19 2016, 10:48) Так и не понял, что Вы тут хотели сказать?
Ядро SelectIO Interface Wizard работает по тому же принципу, что и ALTLVDS_RX у Altera. Порт bitslip используется для битового сдвига данных, чтобы получить правильное выравнивание. Если битовым сдвигом не удаётся получить правильные данные, то можно ставить задержки на линии "клока" и данных. Автомат будет определять выравнены ли данные и управлять сдвигом данных (о чём я и спрашивал). Ядро SelectIO Interface Wizard состоит только из примитивов ISERDESE IDELAY, которыми надо управлять внешними сигналами BITSLIP и задержками. Те строится внешний автомат калибровок. Он не входит в состав ядра. С Aлтерой я не работал. Если здесь ядро похоже сделано то грустно.
|
|
|
|
|
|
Сообщений в этой теме
 GAYVER АЦП ADS42LB49/69, QDR режим Feb 9 2016, 12:40 Ant_m Это граница по которой определяется начало следующ... Feb 9 2016, 12:57  GAYVER Цитата(Ant_m @ Feb 9 2016, 15:57) Это гра... Feb 10 2016, 06:33 Ant_m Есть документ на этот АЦП там все довольно подробн... Feb 10 2016, 06:56 doom13 Цитата(Ant_m @ Feb 10 2016, 09:56) Если к... Feb 10 2016, 07:40 GAYVER Цитата(Ant_m @ Feb 10 2016, 09:56) Есть д... Feb 10 2016, 07:40 Ant_m Цитата(GAYVER @ Feb 10 2016, 10:40) так в... Feb 10 2016, 10:17 Алга У Xilinx по этой теме есть много xapp'ов с при... Feb 10 2016, 08:26 doom13 Цитата(Алга @ Feb 10 2016, 11:26) У Xilin... Feb 10 2016, 08:29 GAYVER Цитата(Алга @ Feb 10 2016, 11:26) У Xilin... Feb 10 2016, 08:40 Алга Для семейства S6- xapp1064. Здесь реализована дина... Feb 10 2016, 08:41 GAYVER Цитата(Алга @ Feb 10 2016, 11:41) Для сем... Feb 10 2016, 08:50 Алга Для 7 семейства -xapp585, нужно определиться с вар... Feb 10 2016, 09:04 GAYVER Цитата(Алга @ Feb 10 2016, 12:04) Для 7 с... Feb 10 2016, 09:14 Алга Все мы чуточку должны друг другу.
Надо проштудиро... Feb 10 2016, 09:26 doom13 Цитата(Алга @ Feb 10 2016, 12:26)
Как по... Feb 10 2016, 09:35 Алга Собрать это ядро не проблема, прочитав xapp'ы.... Feb 10 2016, 10:06 doom13 Цитата(Алга @ Feb 10 2016, 13:06) Собрать... Feb 10 2016, 10:31 doom13 Цитата(Алга @ Feb 10 2016, 13:06) Собрать... May 2 2016, 11:55 GAYVER Цитата(Алга @ Feb 10 2016, 14:11) Подозре... Feb 10 2016, 12:16 Timmy Цитата(GAYVER @ Feb 10 2016, 15:16) то же... Feb 11 2016, 09:07 GAYVER Цитата(Timmy @ Feb 11 2016, 12:07) Подстр... Feb 12 2016, 13:55 Timmy Цитата(GAYVER @ Feb 12 2016, 16:55) вот т... Feb 13 2016, 08:23 GAYVER Цитата(Timmy @ Feb 13 2016, 11:23) А заче... Feb 19 2016, 06:08 Timmy Цитата(GAYVER @ Feb 19 2016, 09:08) уже р... Feb 19 2016, 21:07 Алга Цитата(doom13 @ Feb 10 2016, 11:40) Для A... Feb 21 2016, 08:48 doom13 Цитата(Алга @ Feb 21 2016, 11:48) Уточнит... Feb 22 2016, 06:33 Алга Cогласно Xapp585 предусмотрена следующая структур... May 2 2016, 17:55 doom13 Цитата(Алга @ May 2 2016, 20:55) ... Если... May 31 2016, 10:54 doom13 Спасибо. Вроде понял, буду пробовать. Пока пытался... May 3 2016, 07:03 Алга Подстройка задержки для каждой линии данных, конеч... May 3 2016, 09:00 Алга В Xilinx документации говорится, что переход (фрон... Jun 1 2016, 07:18 Алга Дополню: берете самый худший АЦП и снимаете характ... Jun 1 2016, 12:18 doom13 Спасибо. Пока нашёл баг в своей стейтмашине, верне... Jun 1 2016, 13:37 Алга Да, похоже на эти 3 ед нестабильного перехода.
Важ... Jun 1 2016, 14:05 doom13 Как у Вас происходит оценка текущего положения кло... Jun 1 2016, 15:00 Алга Пока алгоритм у меня работает без всяких усреднени... Jun 1 2016, 17:18
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
