Ликбез по Zynq-7010/20 Опции

[gazpar]

Здравствуйте, коллеги.

На протяжении трёх лет я занимаюсь программированием микроконтроллеров. Примерно 2,5 года назад приобрёл плату Марсоход2(Cyclone III). Но из-за отсутствия достаточного количества времени я не мог полноценно начать осваивать технологию разработки на FPGA. 8 месяцев назад у меня появилось свободное время и я начал по-тихоньку осваивать Verilog. С переменным успехом, занимаюсь самообразованием в этой области. Сами понимаете, в деле этом я профан(пока что).

К настоящему моменту, пришёл к выводу, что нужно более серьёзно заняться разработкой на FPGA и embedded Linux. Ну и для меня вырисовалось два варианта: Zynq или Cyclone V. Выбрал я Zynq, т.к. большое разнообразие недорогих отладочных плат на Zynq-7010/20.

У меня несколько вопросов:
1) Как происходит конфигурирование FPGA в Zynq? (интересует то, каким образом конфигурационный файл сгенерированный средой разработки попадает в ПЛИС и настраивает её)

2) Нужен ли для этого такой или подобный отладчик?

3) Кто-нибудь пользовался таким отладчиком и будет ли его достаточно?

4) Возможно ли менять конфигурацию FPGA на лету?

[yes]

1) много способов, можно отладчиком, можно из процессора, можно ПЛИС автономно (как будто и нет процессора)

2) соответственно, не обязательно, но по JTAG загрузить проще всего

3) судя по виду - не фирменный, но наверно не хуже

4) у Ксайлинса это проще чем в Альтере (можно ли там у циклонов - не знаю, какие-то спец. чипы должны быть) но есть некоторые ограничения и сложнее процесс - мне например, так ни разу и не понадобилось (как пример можно PCIE примеры с сайта взять - там обычно вначале грузят маленькую часть (интерфейс), а потом догружают остальное)

[goodsoul]

1) много способов, можно отладчиком, можно из процессора, можно ПЛИС автономно (как будто и нет процессора)

Я вот почему-то всегда считал, что проц. всегда грузит FPGA часть. Это вроде как одно из отличий Altera SoC от Xilinx Zynq.

The PS and the PL are on separate power domains, enabling the user of these devices to power down the PL for power
management if required. The processors in the PS always boot first, allowing a software centric approach for PL
configuration. PL configuration is managed by software running on the CPU, so it boots similar to an ASSP.

Т.е. у Zynq сценарий загрузки всегда один и перезагрузка проца всегда влечет необходимость переконфигурирования FPGA. Поправьте, если ошибаюсь.

Если нужны недорогие платы, то по SoC могу рекомендовать вот эту: http://rocketboards.org/foswiki/view/Docum...lopmentPlatform

[Dmitriyspb]

Т.е. у Zynq сценарий загрузки всегда один и перезагрузка проца всегда влечет необходимость переконфигурирования FPGA. Поправьте, если ошибаюсь.

Вообще есть возможность плис не трогать при сбросе проца.