Cyclone III,, схемы конфигурирования. Опции

[Serhiy_UA]

Схем конфигурирования много, я выбрал комбинированную с JTAG and AS, что на рис. 9–29, из «Configuration Handbook». Программатор у меня USB Blaster, VCCIO = 3.3В, флэшь - EPCS4SI8N, а ПЛИС - EP3C40. Сейчас на стадии схемного проектирования.

1. Смущает вот что, на рис. 9–29 из «Configuration Handbook» сигналы JTAG подтянуты к VCCA (или VCCIO) через 10 кОм, кстати, так же сделано и в принципиальной схеме кита DK-N2EVAL-3C25N. Однако в документе «Cyclone III EP3C40 Device Pin-Out PT-EP3C40-1.2» на стр.18, рекомендовано сигналы JTAG подтягивать через 1 кОм (документ в приложении). Аналогично для EP3C25, но там стр.11.
Разница между 1кОм и 10кОм, немалая. Кому доверять?

2. Еще хотелось бы услышать соображения по схемам конфигурирования для Cyclone III, кто какую из схем применяет, какие есть подводные камушки, грабельки и заморочки? Что лучше или хуже?

Прикрепленные файлы

 EP3C40.pdf ( 460.86 килобайт ) Кол-во скачиваний: 169

 

[justontime]

Возник следующий вопрос... В Cyclone III "Pin connection guidelines" написано, что при AS configuration mode обязательно нужно включать резистор 25 Ом между DATA0 FPGA и DATA EPCS.
Действительно, на картинке, например, 9-3 в Cyclone III Handbook этот резистор присутствует.



Но вот на картинке 9-7 (и других подобных) такого резистора уже нет. Pin connection guidelines достаточно категоричен по данному поводу (используется слово must), почему же тогда на схемах этого резистора нет ???



Сообщение отредактировал justontime - Feb 19 2016, 08:33

[Serhiy_UA]

Возник следующий вопрос... В Cyclone III "Pin connection guidelines" написано, что при AS configuration mode обязательно нужно включать резистор 25 Ом между DATA0 FPGA и DATA EPCS.

Не стал разбираться, а просто посмотрел, что реально установил для Cyclone III на своих платах (всего есть 18 работающих плат). Резистор в цепи стоит (здесь я подстраховался), но он реально равен нулю, то есть, получается, что можно обойтись и без него.
Такие резисторы обычно стоят для сглаживания скачков в переходных процессах. Видимо, на моих платах этих скачков нет (плата на 4-х слоях с большим земляным экраном под этими сигнальными цепями, да и цепи короткие, по этому их индуктивность мала...). Вывод: ставьте или нет по своему усмотрению.

По поводу схемы на рис.9.7... Я ее в схему своих плат тоже вводил, но ни разу не использовал, т.е. ее можно убрать с диодами, конденсаторами и разъемом, как избыточные - будет маленькая экономия. Вместо этой схемы для конфигурирования ПЛИС и программирования EPCS16 пользовался входами JTAG. Здесь в первом случае загружал sof-файл (отладка ПЛИС), а во втором jic-файл (уже рабочий для EPCS16).

[justontime]

...а во втором jic-файл (уже рабочий для EPCS16).

Я правильно понимаю, что в этом случае нужно сначала залить Serial Flash Loader в FPGA ?

[Serhiy_UA]

Я правильно понимаю, что в этом случае нужно сначала залить Serial Flash Loader в FPGA ?

Да так, там все достаточно просто, в приложении мои заметки себе на память, когда я это все осваивал...

По поводу резистора - ставьте не помешает.

Прикрепленные файлы

 jictoEPCS.rar ( 206.54 килобайт ) Кол-во скачиваний: 79