Kintex + UltraScale связь по рокетам Опции

[Dmitrij68]

Добрый вечер.

Есть странная проблема. Связал по восьми рокетам Кинтех 325 и UltraScale 035. Со стороны UltraScale дпнные идут на скорости 10G без проблем (по показаниям Ibert ошибка 10е-13), а в обратную сторону линк есть, но много ошибок (вероятность ошибок 10е-7). Если переключить фильтр EQ из DFE в LME (вроде так линейный фильтр), то количество ошибок заметно уменьшается (10е-9) и BERR = 100. Аврора линкуется на 4GB без SOFT_error с пустым проектом. Как только добавляется SODIMM и PCIe gen3 , то и на 3Gbit появляется SOFT_error (в среднем раз в 3-5 сек).

До этого связывал Кинтех с Кинтексом и Артиксом. Проблем не было. Питание 1В рокетов отдельно от ядра (отдельный источник питания). Титание QPLL каждой миросхемы от отдельного линейного стабилизатора (до 300 ма) из 2.5В. Генератор общей с диф. выходом (вроде 2121) и поступает на тактовый разветвитель (предназначен на 100 Ом и до 800МГц, 4 выхода). Правда два выхода терминированы IBUGDS_GTEx, а два остальный без терминации, но они не используются. Тактовые разделены кондерами по 0.1uF. Пульсации по питанию не превышают 50мВ п-п (в ките VC707 не лучше).

Это моя третья разработка с рокетами. До этого проблем не возникало. Расстояние между микросхемами не более 5-7см.
Борюсь уже 5 дней. Идеи заканчиваются. ;(((((( Монтаж проверяли на рентгене. Вроде чисто.
Буду благодарен за ЛЮБЫЕ идеи, так как своих почти не осталось.

Заранее благодарен.

[VladimirB]

Добрый вечер.
Есть странная проблема...
Буду благодарен за ЛЮБЫЕ идеи, так как своих почти не осталось.

Если от загрузки кристалла зависит - то возможно с питанием чего-нить надо подшаманить.
Попробуйте питание GTX Кинтекса чуть побольше сделать: в даташите 1.05В рекомендуют для QPLL >10ГГц
Ещё можно кондёров добавить для уменьшения пульсаций - 50мВ как-то многовато.

Что за разветвитель тактовой используется? У них большой джиттер бывает.

[Dmitrij68]

Ещё можно кондёров добавить для уменьшения пульсаций - 50мВ как-то многовато.

Что за разветвитель тактовой используется? У них большой джиттер бывает.

В рекомендациях написано 10мв, но у них в ките также 50мв(p-p).
Разветвитель тактовой CDCLVD1208.

2:8 Differential Buffer
Low Additive Jitter: <300 fs RMS in 10 kHz to 20 MHz
Low Output Skew of 45 ps (Max)
Universal Inputs Accept LVDS, LVPECL, LVCMOS
Selectable Clock Inputs through Control Pin
8 LVDS Outputs, ANSI EIA/TIA-644A Standard Compatible
Clock Frequency up to 800 MHz
2.375–2.625V Device Power Supply

По глазковой диаграмме видно (насколько я понимаю), что с тактовой норма. Да и в другом направлении вроде норма. На диаграмме видно, что размыто пвертикале. Что-то с порогами.

[Flood]

Похоже на проблемы с питанием или трассировкой. Обычно ухудшение работы при появлении агрессивных источников помех типа DDR-памяти говорит о плохой трассировке или проблемах в развязке питаний. Тем не менее, возможно, что система работает на грани ошибок по каким-то другим причинам, и нормальное увеличение помех сдвигает ситуацию в сторону полной неработоспособности.

Всякие важные мелочи типа резистора RCAL (его наличия и номинала) проверяли? Все питания MGT проверены?

Попробуйте в IBERT собрать глаз на приеме на обоих концах (K7 и KU). И, если есть соответствующий осциллограф, сравнить реальный глаз с мнением IBERT-а.
Также можно поиграть параметрами в IBERT, например, снизить или увеличить размах сигнала или величину предыскажений и посмотреть, как это отражается на ошибках и на глазковой диаграмме.

Да, и еще - проходные конденсаторы на линиях данных есть?

[Dmitrij68]

Похоже на проблемы с питанием или трассировкой. Обычно ухудшение работы при появлении агрессивных источников помех типа DDR-памяти говорит о плохой трассировке или проблемах в развязке питаний. Тем не менее, возможно, что система работает на грани ошибок по каким-то другим причинам, и нормальное увеличение помех сдвигает ситуацию в сторону полной неработоспособности.

Всякие важные мелочи типа резистора RCAL (его наличия и номинала) проверяли? Все питания MGT проверены?

Попробуйте в IBERT собрать глаз на приеме на обоих концах (K7 и KU). И, если есть соответствующий осциллограф, сравнить реальный глаз с мнением IBERT-а.
Также можно поиграть параметрами в IBERT, например, снизить или увеличить размах сигнала или величину предыскажений и посмотреть, как это отражается на ошибках и на глазковой диаграмме.

Да, и еще - проходные конденсаторы на линиях данных есть?

Резистор RCAL 100 +- 1%. Питание проверял. Все.
Ibert смотрел на K7 и KU. Глазковые диаграммы разные. на кинтексе вроде ничего, а на KU размыты по вертикали. Завтра буду на работе принесу картинки. Размахом и величиной предискажения тестировал. В рабочем направлении практически не ухудшатся (амплитуду уменьшал почти в 3 раза), а в другом - нечего не помогло (прием на KU). Выбирал транзит по аналогу на своей стороне, все нормально.

Конденсаторы на рокетах 0.1 uF на TX (как в даташите). Правда на тактовой тоже 0.1, а рекомендуют 0.01. Но это врядли.
Переключение фильтра DFE -> LME(вроде так) уменьшает ошибку с Е-8 до Е-11.

И самое не понятное: IBERT линкуется на 10Гиг, а Аврора на 4G (при полном утсутствии ошибок за 7 минут). Возможно IBERT производит дополнетельные настройки рокетов......

По поводу разводки. Вроде ничего смертельного не вижу. Как бы не первый мой проект с рокетами и раньше на 8Гиг линковалось всегда. Есть подозрение что прозевал что-то новое у KU( не такое как у K7. Типа VRN был 100 для 50 Ом, а у KU 240 для 40 Ом).

Осциллограф есть нормальный, но нет дифф щюпа )))))))))) (точнее есть до 1Gb, но этого мало)

Возможно проблемы с питанием..... Пока склоняюсь к этому. Но заливка земли сплошная, 2 слоя. Питание тоже 2 или 3 слоя. Плата 12 слоев.
Непонятно зачем на ките вокруг банков с рокетами дополнетельно прошита землеными переходными отверстиями? Борьба с шумом или усиление земли?

Сообщение отредактировал Dmitrij68 - Feb 28 2016, 17:27

[Flood]

Переключение фильтра DFE -> LME(вроде так) уменьшает ошибку с Е-8 до Е-11.

Если линия рабочая, на тестах разумной продолжительности абсолютное число ошибок всегда должно быть равно нулю. Показатель BER сильно зависит от времени и ориентироваться на него можно только при проведении серьезных длительных тестов.
Я бы попробовал замкнуть KU на себя, таким образом исключив K7 из рассмотрения. Разрывы можно сделать в местах установки проходных емкостей. Можно попробовать два типа замыкания - сначала определенный MGT сам на себя, затем на соседний MGT. Если в обоих случаях ошибок не будет, повторить тест с замыканием на K7. Для проверки использовать IBERT.
При этом возможна ситуация, что оба чипа будут нормально работать сами с собой, но при интерлинке проблемы останутся. В более простом случае удастся изолировать проблему в пределах одного из чипов.