реклама на сайте
подробности

 
 
> терминирование DDRII, нужно ли терминировать линии адреса, CAS, RAS, BA итд?
addi II
сообщение Feb 26 2016, 14:32
Сообщение #1


Местный
***

Группа: Участник
Сообщений: 277
Регистрация: 1-02-16
Пользователь №: 90 294



Здравствуйте !

Подскажите пожалуйста новичку в DDR2
Согласно джедеку и спецификаци на память внутри памяти терминированы DQ[], UDQS/~UDQS, LDQS/~LDQS, UDM, LDM послердством On-Die termination
А вот остальные выводы, - A[], BA[], ~RAS, ~CAS, ~WE, CKE, ODT, CK/~CK необходимо самостоятельно терминировать у памяти?

Заранее благодарен!
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
kovigor
сообщение Feb 26 2016, 14:58
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 5 273
Регистрация: 30-03-10
Пользователь №: 56 295



Цитата(addi II @ Feb 26 2016, 17:32) *
А вот остальные выводы, - A[], BA[], ~RAS, ~CAS, ~WE, CKE, ODT, CK/~CK необходимо самостоятельно терминировать у памяти?

Схемы Девкитов с этими микросхемами посмотрите, там все нарисовано. И еще посмотрите App.notes от того же Micron'а.
P.S. Терминаторы нужны. Вот, например:
http://www.ti.com.cn/cn/lit/an/spraaa9c/spraaa9c.pdf
https://www.altera.com/content/dam/altera-w...re/an/an336.pdf
http://cache.freescale.com/files/32bit/doc...note/AN2910.pdf
Go to the top of the page
 
+Quote Post
addi II
сообщение Feb 29 2016, 09:49
Сообщение #3


Местный
***

Группа: Участник
Сообщений: 277
Регистрация: 1-02-16
Пользователь №: 90 294



Цитата(kovigor @ Feb 26 2016, 15:58) *
Схемы Девкитов с этими микросхемами посмотрите, там все нарисовано. И еще посмотрите App.notes от того же Micron'а.
P.S. Терминаторы нужны. Вот, например:
http://www.ti.com.cn/cn/lit/an/spraaa9c/spraaa9c.pdf
https://www.altera.com/content/dam/altera-w...re/an/an336.pdf
http://cache.freescale.com/files/32bit/doc...note/AN2910.pdf

Спасибо за поддержку, жаль что нет референса, как джедека, данные по терминаторам разняться в каждом аппликатионе
Go to the top of the page
 
+Quote Post
Ant_m
сообщение Mar 1 2016, 13:31
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 756
Регистрация: 14-08-07
Из: Москва
Пользователь №: 29 765



Цитата(addi II @ Feb 29 2016, 12:49) *
Спасибо за поддержку, жаль что нет референса, как джедека, данные по терминаторам разняться в каждом аппликатионе

Да жаль... что на сайте jedec.org лежат готовые проекты планок памяти. santa2.gif

Обычный LDO может только увеличивать напряжение на нагрузке. До "необычного" который делает vtt ему не хватает, как минимум, деталек в выходном каскаде чтобы понижать sm.gif
Go to the top of the page
 
+Quote Post
addi II
сообщение Mar 1 2016, 14:14
Сообщение #5


Местный
***

Группа: Участник
Сообщений: 277
Регистрация: 1-02-16
Пользователь №: 90 294



Цитата(Ant_m @ Mar 1 2016, 14:31) *
Да жаль... что на сайте jedec.org лежат готовые проекты планок памяти. santa2.gif

Обычный LDO может только увеличивать напряжение на нагрузке. До "необычного" который делает vtt ему не хватает, как минимум, деталек в выходном каскаде чтобы понижать sm.gif

Спасибо, но не совсем понял, если тока обычному регулятору(dc-dc) будет нехватать то он будет повышать напряжение до того момента когда обратная связь это предотваратит, почему нельзя поставить стабилиазтор с запасом по току и емкостишки на его выходе чтобы обеспечивать скачки по току?, и почему надо понижать напряжение при скачке?, для уменьшения мощности?, но пороговые значение тогда будут не правильными
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 30th July 2025 - 17:47
Рейтинг@Mail.ru


Страница сгенерированна за 0.0141 секунд с 7
ELECTRONIX ©2004-2016