ethernet phy в ПЛИС., скорость сотка, только оптика. Опции

[Mad Makc]

Есть некая железка. На ней связка: ПЛИС (mii)-> PHY -> оптический трансивер 100мб/с.

И вот тут возникла мысль- а если выкинуть этот PHY, а его функционал поднять в ПЛИС? Почитал, выяснилось, что в общем -то сделать надо не много: кодирование 4b/5b и NRZi кодирование. Единственное, что на приеме будет проблема с восстановлением клока, но и это вроде как решаемо( как мне кажется).
В связи с этим вопросы:
1. Кто-нибудь заморачивался данной проблемой? если да- то как, работает?
2. есть что-нибудь похожее в исходниках в интернетах, а то я не нашел?
спасибо.

[Leka]

Семь

Сейчас посмотрел, меньше ног у 50МГц PHY, но смысла не вижу - MAC-уровень все-равно в ПЛИС надо реализовывать, а для DIY лучше вариант на резисторах.
Раньше смотрел SPI-варианты PHY+MAC, но там скорость маленькая по SPI.

Не понял про 6 ног. PECL in, PECL out и SC. Обычно SC в уровнях LVCMOS. Так что 5 ног)))

Сигнал 3х-уровневый, MLT-3 кодирование, для приема использую 2 пары LVDS входов, итого 4 ноги.
Есть еще вариант с диодами, там 1 пара LVDS входов потребуется.
В недифференциальном режиме не пробовал, про PECL даже не задумывался (надо будет посмотреть...) Что есть SC?
Для передачи 2 ноги LVTTL.


Сообщение отредактировал Leka - Apr 3 2016, 21:07