Virtex-4 вывод данных через JTAG автоматизированно Опции

[Almaz1988]

Здравствуйте!\
В продолжение данного топика:
http://electronix.ru/forum/index.php?showtopic=134655

Есть Virtex-4, к которому подключена микросхема АЦП через параллельный интерфейс.
Есть ISE 14.7. Также установлена Vivado 2015.4 WebPack.

Я могу снимать сэмплы с АЦП в ChipScope, сохранять их в текстовом файле и
скармливать Матлабу.
Но, судя по всему:
https://forums.xilinx.com/t5/Design-Tools-O...line/td-p/42684
эта процедура не поддается автоматизированию, поскольку нет возможности настраивать
триггеры и экспортировать данные из коммандной строки ( используя Tcl-скрипт ).
Возможно ли это в ISE 14.7 каким-либо другим способом, чтобы можно было это
проделывать просто запуская батник?

Задача - сохранять те же 8 КБ сэмплов АЦП, но автоматизированно! Чтобы инженер
на производстве мог это проделать двойным щелчком по батнику?
Посоветуйте пожалуйста!

[iosifk]

Задача - сохранять те же 8 КБ сэмплов АЦП, но автоматизированно! Чтобы инженер
на производстве мог это проделать двойным щелчком по батнику?
Посоветуйте пожалуйста!

Передача данных из проекта пользователя через JTAG - не проблема. Но придется написать свой софт и встроить в проект кусок чего-то, похожего на DMA...