Вопрос начинающего по Xilinx, webpack 9.2 ise удаляет пины Опции

[Enrad_87]

Начал осваивать ПЛИС Xilinx на примере XC95144XL, нарисовал схему, но на этапе оптимизации webpack считает, что пины D0:D23 не используются. В чем может быть причина и как объяснить ise, что он ошибается?

Прикрепленные файлы

 Schematic1.sch ( 61.2 килобайт ) Кол-во скачиваний: 6

 

[iosifk]

Начал осваивать ПЛИС Xilinx на примере XC95144XL, нарисовал схему, но на этапе оптимизации webpack считает, что пины D0:D23 не используются. В чем может быть причина и как объяснить ise, что он ошибается?

Во-первых надо выкладывать не схему, а "картинку", в любом графическом формате, но конечно не в bmp и не сильно большего объема. И потому как далеко не все пользуются таким же " webpack", что и у Вас.
А во-вторых, прошла оптимизация и компилятор "понял", что где-то неправильно работает схема и узел, к которому относятся "пины D0:D23" работать никогда не будет. А потому он этот фрагмент схемы вырезал... Ну например, есть регистр, но без тактового клока. Или не снимается сброс и т.д.