Вопрос начинающего по Xilinx, webpack 9.2 ise удаляет пины Опции

[Enrad_87]

Начал осваивать ПЛИС Xilinx на примере XC95144XL, нарисовал схему, но на этапе оптимизации webpack считает, что пины D0:D23 не используются. В чем может быть причина и как объяснить ise, что он ошибается?

Прикрепленные файлы

 Schematic1.sch ( 61.2 килобайт ) Кол-во скачиваний: 6

 

[Enrad_87]

Еще один вопрос-как бороться с ошибкой PACE "ERROR:DesignEntry - Could not apply constraint..." файл ucf создается автоматически перед привязкой входов/выходов схемы к пинам кристалла. В списке I/O pins появляются цепи, которые как входные/выходные вообще не фигурируют... В итоге назначить пины не удается.

Разобрался-РАСЕ нужно было принудительно ручками указать и ucf файл, и файл проекта, и тип кристалла, и тип корпуса. Мда, Quartus как-то более user friendly... Я то, наивный, думал, что он всю эту инфу возьмет сам, тем более что запущен он был из ISE, где и был создан проект... Ан нет...