В чём проявляется наличие прескаллера в современных PLL?, что делает прескаллер в современных PLL Опции

[MegaVolt]

Во многих интегральных PLL явно прописано наличие прескаллера. И часто не одного. Например 4/5 и 8/9 (ADF4350). Причём ни в одной из формул для выходной частоты это больше не учитывается.

Собственно вопросы:

1. Если прескаллер есть то на что он влияет?
2. Зачем указывать его наличие если всё равно коэффициенты для дробного делителя задаются произвольно типа А/B.
3. Куда девается прескаллер при целочисленном синтезе?
4. Что даёт выбор типа прескаллера 4/5 или 8/9

Короче зачем про него пишут? Какую выгоду он даёт если он нигде больше не светиться.

[Jurenja]

1. Применение прескалеров в схеме PLL позоляет при прочих равных условиях увеличить максимальную рабочую частоту делителя, и, следовательно, максимальную рабочую частоту vco.
2. Указание его наличия - это дизайнеры хотят сказать сказать вам что сделали всё что могли для увеличения максимальной рабочей частоты. Схема делителя (всё равно - с прескалером или без него) строится так, чтобы цифровой код прямо задавал коэффициент деления - так удобнее жить.
3. Если PLL целочисленный, то это вовсе не значит что прескалер в делителях не применяется. Или вопрос был не про это?...
4. Прескалер 4/5 или 8/9 означает что счетчик после прескалера (Swallow Counter) работает на частоте в 4 или 8 раз меньше, чем входная частота прескалера.

[MegaVolt]

1. Применение прескалеров в схеме PLL позоляет при прочих равных условиях увеличить максимальную рабочую частоту делителя, и, следовательно, максимальную рабочую частоту vco.

А каким образом если не секрет? Всё равно прескаллер это делитель. Есть там изменение коэффициента деления, нету изменения - частота делителя от этого не меняется. Единственный плюс от прескаллера как я считал в том что он позволяет повысить частоту сравнения. Но это всё и так скрыто в дробном делителе.

2. Указание его наличия - это дизайнеры хотят сказать сказать вам что сделали всё что могли для увеличения максимальной рабочей частоты. Схема делителя (всё равно - с прескалером или без него) строится так, чтобы цифровой код прямо задавал коэффициент деления - так удобнее жить.

Маркетинг?

3. Если PLL целочисленный, то это вовсе не значит что прескалер в делителях не применяется. Или вопрос был не про это?...

Ага про это. А можно чуть поподробнее как умудряются получать целочисленные коэффициенты из принципиально дробного делителя?

4. Прескалер 4/5 или 8/9 означает что счетчик после прескалера (Swallow Counter) работает на частоте в 4 или 8 раз меньше, чем входная частота прескалера.

А какая разница если фазовый детектор всё равно на этой частоте работать не может? Всё равно ещё делить причём судя по даташиту в сумме выходит более чем 20. Вот и какая разница для разработчика каков коэффициент деления предделителя?

[Jurenja]

А каким образом если не секрет? Всё равно прескаллер это делитель. Есть там изменение коэффициента деления, нету изменения - частота делителя от этого не меняется. Единственный плюс от прескаллера как я считал в том что он позволяет повысить частоту сравнения. Но это всё и так скрыто в дробном делителе.

Если в PLL применён прескалер, то на большой частоте работает только прескалер, а это совсем небольшая часть всех схемы делителя. Заставить работать на большой частоте небольшую часть схемы намного проще, чем всю большую схему.

Маркетинг?

Можно и так сказать... Этим дизайнеры PLL сообщают вам, что сделать частоту больше практически невозможно. Ну и указание наличия прескалера объясняет ограничение на минимальный коэффициент деления.

Ага про это. А можно чуть поподробнее как умудряются получать целочисленные коэффициенты из принципиально дробного делителя?

Все цифровые делители принципиально целочисленны. Плавающая запятая получается при динамическом переключении коэффициентов между двумя соседними целыми значениями. Промежуточная (между целочисленными значениями) частота получается путём фильтрации управляющего напряжения vco.

А какая разница если фазовый детектор всё равно на этой частоте работать не может? Всё равно ещё делить причём судя по даташиту в сумме выходит более чем 20. Вот и какая разница для разработчика каков коэффициент деления предделителя?

Фазовый детектор сможет, если частота vco намного ниже максимально допустимой.