собрать примерный аналог ad9958 на fpga Опции

[sergey sva]

Прикинуть насколько сложнее, дороже будет собрать такой dds на дискретных элементах. Какую плис применить Cyclone 3-4 Spartan 6, цап dac3154 ? Чем лучше дизайн на дискретных элементах чем один чип ad9958 ?

[sergey sva]

а чего не хватает в ad9958?

Не то что бы не хватает, а хочется найти лучший вариант. С плис получиться дороже и сомнения cyclon 3 или spartan 6 пройдут по быстродействию? Умножение cyclone 3 работало около 250Мгц. Вариант с плис нравиться гибкостью а вариант с готовым dds тем что схема проще и места на плате меньше занимает. Задача требуется получить выходной сигнал до 200Мгц с лчм и лфм с временем шага 1 мкс. Какое разрешение по фазе и частоте можно получить используя плис (примерно)?

[bogaev_roman]

занимает. Задача требуется получить выходной сигнал до 200Мгц с лчм и лфм с временем шага 1 мкс. Какое разрешение по фазе и частоте можно получить используя плис (примерно)?

для спартан6 частота 200МГц не проблема, точность по частоте в случае 48разрядов - 200000000/2^48~7e-7Гц, точность по фазе в градусах - 360/2^48.
Выходной сигнал до 200МГ - Вы хотите с какой частотой дискретизации работать?
По документации самый быстрый кинтакс ультра скэйл дает максимальную частоту работы DSP48 741МГц, BRAM - 660МГц.

[des00]

точность по фазе в градусах - 360/2^48.

и это на

занимает 15BRAM 18k.....12-bit phase, 12-bit sin/cos ?

реально столько получилось ?

[bogaev_roman]

реально столько получилось ?

Что там получилось реально после компиляции я сейчас посмотреть, к сожалению, не могу. Попозже. Отображает именно так. Там же еще куча настроек по функциональности - здесь DSP48 в минимум, остальные по дефолту. Ширина фазы определяет разрядность адреса чтения, но реально в таблице значений меньше (по синус/косинус конкретно в этом случае выделено всего 16 разрядов), т.е. кол-во bram определяется разрядностью значений.

Эскизы прикрепленных изображений

 

[des00]

Что там получилось реально после компиляции я сейчас посмотреть, к сожалению, не могу. Попозже. Отображает именно так. Там же еще куча настроек по функциональности - здесь DSP48 в минимум, остальные по дефолту. Ширина фазы определяет разрядность адреса чтения, но реально в таблице значений меньше (по синус/косинус конкретно в этом случае выделено всего 16 разрядов), т.е. кол-во bram определяется разрядностью значений.

но вы же сами понимаете, что бы иметь возможность прочитать из памяти синус с дискретом 360/2^48, вам нужна память с шиной адреса 2^46. При этом, что бы не было повторяющихся значений, нужно иметь соответствующую разрядность этого синуса, иначе нет смысла в такой подробной дискретизации.

Судя по вашей таблице там в 15 RAMB18 блоках, прописано 1/4 синуса, что дает 16 битный синус на выходе + 2^16 дискретизацию этого синуса. Но никак не 2^48

Частота на выходе dds до 200Мгц частоту дискретизации цапа не меньше чем в 2-2,5 раза. Получается что бы повторить похожий dds ad9958 на плис нужен не cyclon 3 -4 spartan 6 что то более быстрое?

спартан 6 + ЦАП класса AD9129. У спартана на выходе сердесы в ддре на 800Мгц.