собрать примерный аналог ad9958 на fpga Опции

[sergey sva]

Прикинуть насколько сложнее, дороже будет собрать такой dds на дискретных элементах. Какую плис применить Cyclone 3-4 Spartan 6, цап dac3154 ? Чем лучше дизайн на дискретных элементах чем один чип ad9958 ?

[sergey sva]

а чего не хватает в ad9958?

Не то что бы не хватает, а хочется найти лучший вариант. С плис получиться дороже и сомнения cyclon 3 или spartan 6 пройдут по быстродействию? Умножение cyclone 3 работало около 250Мгц. Вариант с плис нравиться гибкостью а вариант с готовым dds тем что схема проще и места на плате меньше занимает. Задача требуется получить выходной сигнал до 200Мгц с лчм и лфм с временем шага 1 мкс. Какое разрешение по фазе и частоте можно получить используя плис (примерно)?

[bogaev_roman]

занимает. Задача требуется получить выходной сигнал до 200Мгц с лчм и лфм с временем шага 1 мкс. Какое разрешение по фазе и частоте можно получить используя плис (примерно)?

для спартан6 частота 200МГц не проблема, точность по частоте в случае 48разрядов - 200000000/2^48~7e-7Гц, точность по фазе в градусах - 360/2^48.
Выходной сигнал до 200МГ - Вы хотите с какой частотой дискретизации работать?
По документации самый быстрый кинтакс ультра скэйл дает максимальную частоту работы DSP48 741МГц, BRAM - 660МГц.

[des00]

точность по фазе в градусах - 360/2^48.

и это на

занимает 15BRAM 18k.....12-bit phase, 12-bit sin/cos ?

реально столько получилось ?

[bogaev_roman]

реально столько получилось ?

Что там получилось реально после компиляции я сейчас посмотреть, к сожалению, не могу. Попозже. Отображает именно так. Там же еще куча настроек по функциональности - здесь DSP48 в минимум, остальные по дефолту. Ширина фазы определяет разрядность адреса чтения, но реально в таблице значений меньше (по синус/косинус конкретно в этом случае выделено всего 16 разрядов), т.е. кол-во bram определяется разрядностью значений.

Эскизы прикрепленных изображений

 

[dm.pogrebnoy]

Что там получилось реально после компиляции я сейчас посмотреть, к сожалению, не могу. Попозже. Отображает именно так. Там же еще куча настроек по функциональности - здесь DSP48 в минимум, остальные по дефолту. Ширина фазы определяет разрядность адреса чтения, но реально в таблице значений меньше (по синус/косинус конкретно в этом случае выделено всего 16 разрядов), т.е. кол-во bram определяется разрядностью значений.

Аккумулятор фазы хоть и 48 бит, памяти на хранение столько никогда не бывает, адрес на память берут со старших бит аккумулятора (правда совсем 2 старших бита берут для выбора квадранта, а хранят четверть синуса в таблице). А вот дальше можно применить метод Тейлоровской коррекции, когда по оставшимся битам аккумулятора вычисляется поправка к значению из памяти. Это дает ощутимый прирост к параметрам формируемого сигнала. Эта опция есть у Xilinx из коробки, ее просто надо включить и требует она минимального количества умножителей. Правда я думал это прописные истины для всех, кто когда-нибудь использовал DDS в своей работе.

К вопросу о реализации на ПЛИС. Сделать можно, больших загвоздок нет, особенно в цифровой части. Мы, например, используем ЦАП AD9739 (2,5 ГГц, раньше стоил $50 в розницу). На мало-мальском Spartan-6 его можно использовать до 1,6 ГГц, на других сериях до номинала. На Virtex-5 даже разгоняли до 3 ГГц. В аналоговой части приходится бороться с зеркалками, спурами ЦАПа, неравномерностью АЧХ. Фазовый шум формируемого сигнала непосредственно определяется опорным генератором, так что здесь все хорошо. Но по цене это никогда не будет дешевле, как мне кажется.

В Spartan 6 максимальная частота внутреннего pll 400Мгц если не ошибаюсь(как получить 800), заводить клок от внешнего генератора?

В современных дизайнах с параллельной шиной ЦАПа такт приходит от самого ЦАПа, внутренние PLL использовать не нужно в большинстве случаев.
В случае с JESD204 такт восстанавливается из потока данных.

Аккумулятор фазы 16 разрядный примерно на какой максимальной частоте может работь spartan6?

Открываем ds162.pdf и смотрим DSP48A1 - Fmax. Для -2 спидгрейда 333 МГц. Это если на DSP48 делать, там сразу до 48 бит такая производительность. Если делать на логике думаю где-то около того же, получится, но 16 бит.

Если собрать dds на плис jitter будет сильно зависеть от кварца, а как определить jitter ad9958 сколько ps в документации не нашел?

Все определяется опорным тактовый сигналом.