Kintex DDR3 память, Некорректное подключение DDR3 к Kintex Опции

[NahaL]

Доброго времени суток!
Подскажите, пожалуйста, есть ли возможность как-нибудь завести DDR3 контроллер памяти (MIG) в Kintex при некорректной трассировке.
Разумеется,надеяться на полный функционал не приходится, но, как минимум, низкоскоростной буффер необходим.
Проблема очень и очень серьёзная:
1) управление находится на разных банках, но это решаемо.
2) Байт группы линий данных перемешаны между собой внутри банка. ( и это исправить можно только новой PCB)

Есть ли варианты создания рабочего проекта с памятью? ( при компиляции "в лоб" вылетает с ошибкой)

[Inanity]

Здравствуйте.

Не очень представляю, что не так по п.1, но по п.2 перестановка сигналов внутри байта разрешена.
Непонятно, что у вас валится при компиляции в лоб? Насколько я помню, при настройке MIG проверяет UCF и если что-то не так, то уже на этом этапе не сгенерирует корку.
А вообще, в UG586 конкретно описано, что можно, а что нет. Что из этого вы нарушаете?

Pin Swapping
• Pins can be freely swapped within each byte group (data and address/control), except
for the DQS pair which must be on a clock-capable DQS pair, and CK which must be
on a clock-capable p-n pair.
• Byte groups (data and address/control) can be freely swapped with each other.
• Pins in the address/control byte groups can be freely swapped within and between
their byte groups.
• CKE and ODT can be placed on any unused pin in the memory interface banks except
VRN/VRP pins.
• No other pin swapping is permitted.

Сообщение отредактировал Inanity - May 22 2016, 17:23

[NahaL]

Здравствуйте.

Не очень представляю, что не так по п.1, но по п.2 перестановка сигналов внутри байта разрешена.
Кажется в UG586 конкретно описано, что можно, а что нет. Что из этого вы нарушаете?

DQS-ы на месте, а вот данные попутаны.
F.E. DQS_0, DQ[0-2], DQ[4-7] расположен в байт группе T0, а DQ[3] в байт группе T1.
Аналогично часть данных с байт группы T1, расположены в T0.

Нарушен пункт :
"DQ signals must be connected to the byte group pins associated with the
corresponding DQS"

[Bad0512]

DQS-ы на месте, а вот данные попутаны.
F.E. DQS_0, DQ[0-2], DQ[4-7] расположен в байт группе T0, а DQ[3] в байт группе T1.
Аналогично часть данных с байт группы T1, расположены в T0.

Нарушен пункт :
"DQ signals must be connected to the byte group pins associated with the
corresponding DQS"

Если разница в длине дорожек внутри группы DQ/DQS/DM не слишком большая - ничего страшного не произойдёт.
В худшем случае будете работать на более низкой частоте чем заявлено, калибровка на высоких частотах не будет работать.
Хороший урок системным инженерам на будущее.