Системная ошибка в проекте, при изменении прошивки отваливаются различные модули схемы Опции

[RLC]

Доброй пятницы форумчане.
Есть проект на NIOS II /f QSYS Quartus 12.1.
В проекте кроме NIOS еще on-chip RAM,куча pio, Avalon MM Slave Transfer. + pio c IRQ, JTAG-UART и SignalTap
Частота из PLL 108 Мгц. Отлаживаюсь на DE0-NANO Cyclone IV. Плис занята от половины и больше, в зависимости от наблюдаемых сигналов в SignalTap.
Проект развивается и я дописываю к процессору интерфейсы.
Во время очередного дописывания у меня перестал выходить на связь с JTAG-UART NIOS. При этом код на Си сократил до одной строчки: alt_printf("\n\nHello");
сам доделанный модуль никак не влияет на сам JTAG-UART, просто синхронизирует сигналы с выхода pio. После этого я убрал этот модуль и всё заработало, потом я добавил сигналы в SignalTap и опять тоже самое только с боку: лампочки на плате весело горят по ходу программы а вывода нет. В общем я так понял что то коренным образом я делаю нетак. Помогите разобраться, куда копать?

[bogaev_roman]

В общем я так понял что то коренным образом я делаю нетак. Помогите разобраться, куда копать?

Временные ограничения хотя бы на тактовую частоту задавали?

[RLC]

Временные ограничения хотя бы на тактовую частоту задавали?

TimeQuest не пользуюсь. Поэтому туда не заглядывал. Единственное что знаю что он не видит моих Glob clock совсем, только tck_clk и всё. Я так понял что не обязательно кодировать sdc файлы. Тут на форуме любят констрэйны.

Сообщение отредактировал RLC - May 27 2016, 12:34

[bogaev_roman]

Тут на форуме любят констрэйны.

Ну это же вроде софтовый процессор, откуда компилятор изначально узнает на какой частоте он должен работать? Может там не 108МГц, а 500 и, соответственно, будет все разводиться по другому, не будут выполняться временные ограничения и будут ошибки. В Вашем случае так, судя по всему, и происходит. И дело тут не в любви к ограничениям, а в том что при проектировании на ПЛИС правильное описание ограничений - это одно из необходимых условий гарантированной правильной работы устройства.

[RLC]

о при проектировании на ПЛИС это одно из необходимых условий при проектировании.

Для меня это вновинку. В Ниосе есть параметер в котором указана частота. я думал чо этого должно быть достаточно.

[bogaev_roman]

Для меня это вновинку. В Ниосе есть параметер в котором указана частота. я думал чо этого должно быть достаточно.

Я с софтовыми процессорами давно дело не имел, возможно от настроечной частоты какие-то параметры внутри меняются, но думаю, что она все равно должна быть прописана в ограничениях. Знающие люди поправят, если я неправ. А вообще эта тема скорее к этому разделу http://electronix.ru/forum/index.php?showforum=164