Zynq DDR3 перестановка пинов DQx Опции

[Almaz1988]

Добрый день!
Судя по http://www.xilinx.com/support/answers/46723.html
я могу для удобства разводки платы переставлять пины
данных в пределах банка: DQ[0-7], DQ[8-15], DQ[16-23], DQ[24-31].
А где в процессе сборки PetaLinux указать, что такие-то пины
переставлены? В Vivado такой возможности нет. Остается либо
дерево конфигурации, либо нужно лезть в исходники ядра, чего
очень не хочется.
Подскажите пожалуйста где, в каких файлах сборки указываются
переставленные пины? Я в данный момент развожу плату под Zynq-7000
и мне всего лишьнужно убедиться, что такая переконфигурация
выполняется безболезненно, без правки исходников ядра.
Скажите пожалуйста какой именно файл в сборке Petalinux нужно
править?

[doom13]

Похоже, работать будет. В ядре править ничего не придётся, т.к.:

Since data will be returned the same way it was sent out of the Zynq PHY interface, physically swapping data lines between Zynq and memory will have no net effect on the data.

(Ваша ссылка).

PS: На zc706 все пины (DQ) DDR-контроллера соответствуют пинам памяти.

[Almaz1988]

Похоже, работать будет. В ядре править ничего не придётся, т.к.:
(Ваша ссылка).

PS: На zc706 все пины (DQ) DDR-контроллера соответствуют пинам памяти.

Т.е., если я переставлю пины 2 и 3, то отправляя 0x04 контроллер будет думать,
что отправляет 0х08 и наоборот? Как будто бы просто сменится порядок битов.
Как будто бы должно работать, но все же хотелось бы услышать мнение тех, кто
проделывал такое на практике.

Т.е., если я переставлю пины 2 и 3, то отправляя 0x04 контроллер будет думать,
что отправляет 0х08 и наоборот? Как будто бы просто сменится порядок битов.
Как будто бы должно работать, но все же хотелось бы услышать мнение тех, кто
проделывал такое на практике.

Нашел опен сорсный пример разводки DDR3: http://www.imx6rex.com/
Плата OpenRex.
Действительно, биты данных переставлены в пределах своей банки в произвольном
порядке за исключением самых младших битов в каждой банке: DQ0, DQ8, DQ16, DQ24.