Непонятки настройки пинов NXP Кортексов Опции

[GetSmart]

С момента появления у NXP кортексов (LPC111x, LPC134x) в блоке IOCON были регистры, мультиплексирующие для входов UART, SPI сигналы. Назывались в мануале как-то приблизительно IOCON_SSP0SCK_LOC. Регистр нужен был когда от нескольких пинов процессора мог прийти сигнал. Но в более новых кортексах (LPC11E6x, LPC11U6x. LPC1347 и многиг других) этих регистров не стало. И не описано какая логика мультиплексирования или объединения входных сигналов. Искал в мануалах и не нашёл.

Не видел ли кто-то описания, как оно реализовано?

Сообщение отредактировал GetSmart - May 22 2016, 09:38

[SasaVitebsk]

Извиняюсь что влажу, а "миграцию" какую -нибудь почитать на сайте .. Что они там по этому поводу пишут...

[GetSmart]

Извиняюсь что влажу, а "миграцию" какую -нибудь почитать на сайте .. Что они там по этому поводу пишут...

Всем добро пожаловать.
Такой миграции я у них не видел. На эту же тему, миграция с таймеров LPC2xxx на таймеры Cortex тоже не помешала бы. Недавно обнаружил, что период таймера у LPC11xx на еденицу больше MAT-регистра. Проверял на разных значениях прескаллера. Отсутствие регистра LER с изменением логики обновления PWM-выходов тоже непонятно зачем задумали. И, кажется, обновление как-то криво работает.

Сообщение отредактировал GetSmart - Jun 5 2016, 07:44