Цитата(DeC_NN @ Jun 14 2016, 18:24)

Так вот получается, что запись в буфера со стороны принятого Е2 идет рваным темпом, т.к. имеются пропуски на временных интервалах служебных символов потока Е2 и команд согласования скоростей.
А куда потом поступают Ваши потоки Е1 ?
Если Вы их подаете на микросхему LIU типа DS21448 (или подобную),
то все проблемы с подавлением дрожаний клока Е1 решает эта микросхема.
Мы напрямую подаем на нее "рванный" тактовый сигнал с демультиплексора,
а она на выходе стыка Е1 формирует "чистый" (в соответствии с требованиями ITU-T) сигнал.
Цитата(DeC_NN @ Jun 14 2016, 18:24)

Как в таком случае по науке делают подстройку ФАПЧ? Ведь стандартная схема с фазовым детектором работать не будет. По крайней мере мне так кажется.
Так вот я решил следить за приходящим темпом по разнице указателей чтения и записи в буфер. Если УЧ приближается к УЗ, то снижаем скорость клока чтения 2048, если удаляется то наоборот поднимаем. Насколько такой подход имеет право на жизнь?
Ну мы примерно так и делали (когда не использовали покупных LIU),
все зависит от Ваших требований к дрожаниям выходного сигнала Е1.
Цитата(DeC_NN @ Jun 14 2016, 18:24)

И еще сопутствующий вопрос. Можно ли в качестве ГУНа для подстройки частоты применить синтезатор на основе DDS? Что то типа AD9838. Почему то нигде не встречал описание такого решения, а вроде как оно видится достаточно работоспособным, ведь такие синтезаторы перестраиваются с малым шагом, без скачков фазы. Можно было бы плавно крутить частоту при удалении и приближении указаелей в буфере.
Применить то можно, а нужен ли настолько уж чистый тактовый сигнал,
мы обходились DDS реализованном в ПЛИС на частоте 65,536 МГц.