Цитата(DeC_NN @ Jun 14 2016, 15:24)

Так вот я решил следить за приходящим темпом по разнице указателей чтения и записи в буфер. Если УЧ приближается к УЗ, то снижаем скорость клока чтения 2048, если удаляется то наоборот поднимаем. Насколько такой подход имеет право на жизнь?
Именно такой подход реализован в микросхеме LXT350.
См. раздел Jitter Attenuation.
Но это реализовано на стороне приема Е1.
Цитата(DeC_NN @ Jun 14 2016, 15:24)

Делаю все согласно G.745. Так вот получается, что запись в буфера со стороны принятого Е2 идет рваным темпом, т.к. имеются пропуски на временных интервалах служебных символов потока Е2 и команд согласования скоростей.
Как в таком случае по науке делают подстройку ФАПЧ? Ведь стандартная схема с фазовым детектором работать не будет. По крайней мере мне так кажется.
Возможно, за давностью лет все забыл и мой комментарий будет не в тему. Тем не менее.
При приеме Е2 поток принимается посредством ФАПЧ на постоянной скорости в эластичную память. Служебные символы позволяют Вам изымать их из потока, если объем принимаемых данных начинает преобладать над объемом отправляемых. При этом информационная скорость отправляемого потока может быть тоже постоянной.
Шаг подстройки частоты можно сделать условно сколь угодно малым, ограничен ресурсами ПЛИС.
Конечно, со скачком фазы. Но зачем Вам
"плавно крутить частоту при удалении и приближении указателей в буфере"? На мой скромный взгляд, это ненужное переусложнение.
Сообщение отредактировал x736C - Jun 23 2016, 10:29