| |
 Опять DDR3. прошу консультацию, за боян извиняюсь |
|
|
|
|
 Apr 21 2016, 16:30
|
Гуру
Группа: Свой
Сообщений: 2 198
Регистрация: 23-12-04
Пользователь №: 1 640
|
случилось так, что мне нужно "верифицировать" разводку i.mx6-DDR3 причем времени нет, ну и сказать, что мне нужно время разбираться - не могу (осваивать hyperlynx или читать "черную магию" придется позже) форум я почитал, много вопросов похожие, но квалификации у меня для понимания недостаточно разводка выполнена по рекомендациям в i.MX 6 Series Layout Recommendations (IMX6DQ6SDLHDG.pdf) и в какой-то (достаточно слабой, по моему) мере копирует SABRE то есть констрейны в виде: длина дорожек и одинаковое кол-во via 4 чипа ddr3 (LVDDR3-1066 - хотелось бы), два на одной стороне, два на другой T-образные адрес/управление байты выровнены внутри, но не между собой (то есть предполагается read/write leveling) разводка в PADS, 12 слоев ----------------------- что мне не нравится - диференциальные и синглэндные дорожки одинаковой толщины - то есть импеданс ~50 Ом на топе-ботоме, и ~40 Ом на внутренних. уменьшать ширину дорожек (как бы) нельзя по тех. нормам нарушено правило в прохождении группы сигналов в одном слое (вообще непонятно - как его исполнить при наличии микросхем на разных сторонах), то есть количество via в группе одинаковое, но есть ситуации, когда "плечи" в via разные - то есть, сигнал (тип подключения Т, на все ddr : адреса, например) идет, например, по 3-му слою, а потом уходит на топ (2 перехода) и ботом (9 переходов) к DDR чипам нужно ли это учитывать при выравнивании длины? PADS не учитывает via/переходы, как этому научить Hyperlynx(?) я не понял можно это оставить? если нет - как пересчитать "часть" via в длину дорожки? --------------------- я предполагаю, что скорость распространения сигналов одинакова (не важно какая, например, 7пс на мм) поэтому собираюсь просто проверить длину проводников какие-то внутренние задержки чипов i.mx|ddr хочу считать выровненными расстановка компонентов, терминаторов и "общая" трассировка соответствуют SABRE -------------------- что не так? что еще можно/нужно сделать? в условиях ограниченного времени (1-2 дня)? ну то есть отказ от производства платы очень не желателен и должен быть сильно аргументирован, а производство неработоспособной платы еще хуже 
|
|
|
|
|
|
|
 |
Ответов
|
|
Apr 22 2016, 21:06
|
Знающий
Группа: Свой
Сообщений: 995
Регистрация: 3-06-05
Пользователь №: 5 713
|
Цитата(yes @ Apr 21 2016, 19:30)  случилось так, что мне нужно "верифицировать" разводку i.mx6-DDR3
причем времени нет, ну и сказать, что мне нужно время разбираться - не могу (осваивать hyperlynx или читать "черную магию" придется позже)
4 чипа ddr3 (LVDDR3-1066 - хотелось бы), два на одной стороне, два на другой
T-образные адрес/управление
байты выровнены внутри, но не между собой (то есть предполагается read/write leveling)
разводка в PADS, 12 слоев Чипы по двум сторонам - обязательно? И зачем T-звено для DDR3? Почему нельзя адреса обойти последовательно? Примерно такую же задачу, но для двух каналов DDR3 решил за счет 16-ти слоев. Все сигналы внутри платы с обязательной парой опорных. Получилось надежно и компактно.
|
|
|
|
|
|
|
|
Jul 14 2016, 11:23
|
Знающий
Группа: Свой
Сообщений: 551
Регистрация: 3-09-10
Из: Беларусь, Минск
Пользователь №: 59 267
|
Цитата(HardJoker @ Apr 23 2016, 00:06) Чипы по двум сторонам - обязательно? И зачем T-звено для DDR3? Почему нельзя адреса обойти последовательно? Примерно такую же задачу, но для двух каналов DDR3 решил за счет 16-ти слоев. Все сигналы внутри платы с обязательной парой опорных. Получилось надежно и компактно. На iMX6 распиновка заточена как раз под T-shape (адреса в центре чипа, а данные - по краям), с флай-бай не будет выигрыша никакого - только больше сигнальных слоев придется использовать. Цитата(KostyantynT @ Jul 9 2016, 16:18) Страннно. Какие топонормы у процессора? Я сейчас мудохаюсь с Rockchip ом, шаг - 0,65 , DDR3 - 2x16, Ether, USB ,WiFi, DVB - 4 слоя со сквозными VIA, 0201 -нежелательно для MP. На 12 слоев смотрю с завистью :-) Максимум, что позволено - 6 слоев для форматов донгла. Может FPGA какая-то хитрая? 0,65 со сквозными, интересно - Via-in-pad с заполнением используете?
|
|
|
|
|
|
|
|
Jul 19 2016, 10:55
|
Местный
Группа: Свой
Сообщений: 290
Регистрация: 27-06-05
Из: Киев
Пользователь №: 6 345
|
Цитата(ClayMan @ Jul 14 2016, 14:23) На iMX6 распиновка заточена как раз под T-shape (адреса в центре чипа, а данные - по краям), с флай-бай не будет выигрыша никакого - только больше сигнальных слоев придется использовать.
0,65 со сквозными, интересно - Via-in-pad с заполнением используете? Нет, банальный VIA 14x8 между выводами BGA
--------------------
Если в сердце дверь закрыта - надо в печень постучать..
|
|
|
|
|
|
Сообщений в этой теме
 yes Опять DDR3. прошу консультацию Apr 21 2016, 16:30 _Sergey_ Вообще 533МГц позволяют не мало в плане разброса д... Apr 21 2016, 17:08 yes не имею опыта разработки плат с DDR3. да и вообще ... Apr 21 2016, 18:02 _Sergey_ ИМХО, самое критичное - длины. Производитель задер... Apr 21 2016, 19:11 Ant_m Цитатачто мне не нравится - диференциальные и синг... Apr 22 2016, 11:57  KostyantynT Цитата(EvilWrecker @ Jul 21 2016, 22:25) ... Jul 22 2016, 09:26 KostyantynT Цитата(KostyantynT @ Jul 22 2016, 12:26) ... Jul 22 2016, 10:34 EvilWrecker Тогда понятно, вопрос снят. Мне просто в какой-то ... Jul 22 2016, 11:49 PCBtech Цитата(yes @ Apr 21 2016, 19:30) случилос... Apr 23 2016, 07:48 fill Цитата(yes @ Apr 21 2016, 19:30) PADS не ... Apr 26 2016, 14:39 yes Цитата(fill @ Apr 26 2016, 17:39) Вот вам... Apr 26 2016, 16:56 HardJoker Цитата(yes @ Apr 26 2016, 19:56) чипы по ... Apr 26 2016, 18:12 Ant_m Еще в догонку, если используется leveling, то отсл... Apr 27 2016, 06:40 yes спасибо,
я тут распечатал длины дорожек (может к... Apr 27 2016, 11:50 _Sergey_ Clock = 51мм? Тогда приемлемо, ИМХО.
А наиболее т... Apr 27 2016, 12:14 yes начал с гиперлинксом разбираться, вот просимулиров... Apr 29 2016, 08:18 _Sergey_ Вы сами можете различить детали на картинке? Apr 29 2016, 08:27 yes Цитата(_Sergey_ @ Apr 29 2016, 11:27) Вы ... Apr 29 2016, 12:07 Владимир Цитата(yes @ Apr 29 2016, 15:07) а вот ин... Apr 29 2016, 12:36 fill Цитата(yes @ Apr 29 2016, 15:07) кстати в... May 4 2016, 14:58 yes Цитата(fill @ May 4 2016, 17:58) Вообще-т... May 11 2016, 16:57 Ant_m Цитатано зачем тогда было требование разводить так... Apr 29 2016, 08:50 Uree В Аллегро можно смотреть длины CLine, но это не вс... Apr 29 2016, 12:30 yes извиняюсь за чайниковость, но я алегро никогда ран... Apr 29 2016, 14:55 Владимир Цитата(yes @ Apr 29 2016, 17:55) xSignal ... Apr 30 2016, 08:02 _Sergey_ Погуглите даташит на какой-нить чип DDR3. Там буду... Apr 30 2016, 05:59 KostyantynT На таких частотах, если все сделано по правилам, т... Jul 8 2016, 12:50 yes Цитата(KostyantynT @ Jul 8 2016, 15:50) Е... Jul 8 2016, 15:25 KostyantynT Цитата(yes @ Jul 8 2016, 18:25) плата не ... Jul 9 2016, 13:18 yes Цитата(KostyantynT @ Jul 9 2016, 16:18) С... Jul 9 2016, 23:15 MapPoo Добрый день.
Вот и добрался до своей первой планк... Nov 14 2016, 12:09 Uree Кстати да, с FPGA все понятно, а какую модель испо... Nov 14 2016, 13:19 MapPoo Собственно, стекап.ДДР посчитано на 40ом.
Я вот... Nov 14 2016, 13:28 EvilWrecker ЦитатаРезультаты моделирования показывают очень си... Nov 14 2016, 13:30 MapPoo Цитата(EvilWrecker @ Nov 14 2016, 16:30) ... Nov 14 2016, 13:43 EvilWrecker ЦитатаПоэтому я и приложил ODB
Да не сильно принц... Nov 14 2016, 14:09 MapPoo Цитата(EvilWrecker @ Nov 14 2016, 17:09) ... Nov 14 2016, 14:44 fill Цитата(MapPoo @ Nov 14 2016, 17:44) Удаля... Nov 14 2016, 14:56 EvilWrecker ЦитатаУдаляем их при генерации Герберов. Сидим на ... Nov 14 2016, 14:57 MapPoo Цитата(fill @ Nov 14 2016, 17:56) Edit ... Nov 14 2016, 15:29 fill Цитата(MapPoo @ Nov 14 2016, 18:29) В оче... Nov 14 2016, 16:00 MapPoo Цитата(fill @ Nov 14 2016, 19:00) Пришлит... Nov 16 2016, 04:57 EvilWrecker ЦитатаКак ни странно, 0.2 сделал длину сегмента пр... Nov 14 2016, 16:03 MapPoo А если подключать нормальные модельки конденсаторо... Nov 17 2016, 10:06 Uree Модельки конденсаторов в топологии DDR3... где? Nov 17 2016, 11:03 MapPoo НА питании))) Больше ничего не менялось... Nov 17 2016, 11:50 Uree А в чем моделили, что оно учитывает качество питан... Nov 17 2016, 13:03 MapPoo А чтобы мне знать... Может он возвратный ток мод... Nov 17 2016, 13:33 Uree Наверное SSN учитывается. Nov 17 2016, 14:16 fill HL ругается на выбранные вами модели ибо для памят... Nov 17 2016, 15:36 MapPoo Цитата(fill @ Nov 17 2016, 18:36) HL руга... Nov 18 2016, 12:52 Uree А на микросхеме Вас и не должно интересовать, что ... Nov 18 2016, 12:57 fill Цитата(Uree @ Nov 18 2016, 15:57) А на ми... Nov 18 2016, 14:02 Uree Ох, точно, пропустил слово "памяти". Тог... Nov 18 2016, 14:21 fill Цитата(Uree @ Nov 18 2016, 17:21) fill, а... Nov 18 2016, 14:43 MapPoo Цитата(Uree @ Nov 18 2016, 17:21) fill, а... Nov 19 2016, 09:43
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
