реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
> Параллельная шина внутри ПЛИС, можно ли упростить?
ViKo
сообщение Jul 25 2016, 08:59
Сообщение #1


Универсальный солдатик
******

Группа: Модераторы
Сообщений: 8 634
Регистрация: 1-11-05
Из: Минск
Пользователь №: 10 362
Есть внешняя шина, подключенная к микроконтроллеру. Внутри ПЛИС к шине подключено несколько устройств. В ПЛИС они объединяются по "или", не смотря, что сигналы описаны с z-состоянием. Потому что внутри ПЛИС таких буферов нет (экзотику обсуждать не предлагаю). Представим 8 16-битовых устройств, и все по "или" объединить. Много логики отъедается. Кстати, я хочу так и описать эту шину, как она реально создается. Если проще не станет, так хотя бы, понятнее.
Нет ли иного способа прочитать устройства? Например, медленные читать последовательно? Точно, сковать всех одной цепью! rolleyes.gif И по SPI выбросить. А еще как...?
Go to the top of the page
 
+Quote Post
 
 Start new topic
Ответов
des00
сообщение Jul 25 2016, 09:52
Сообщение #2


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453
Цитата(ViKo @ Jul 25 2016, 15:59) *
Нет ли иного способа прочитать устройства? Например, медленные читать последовательно? Точно, сковать всех одной цепью! rolleyes.gif И по SPI выбросить. А еще как...?

Xilinx -> шина DCR


--------------------
мои статьи
мои публикации
мои проекты
мое резюме
Go to the top of the page
 
+Quote Post
ViKo
сообщение Jul 25 2016, 10:11
Сообщение #3


Универсальный солдатик
******

Группа: Модераторы
Сообщений: 8 634
Регистрация: 1-11-05
Из: Минск
Пользователь №: 10 362
Цитата(des00 @ Jul 25 2016, 12:52) *
Xilinx -> шина DCR

Спасибо! Направление задано, совпадает с желаемым. Буду мыслить для Altera сделать нечто такое.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- ViKo   Параллельная шина внутри ПЛИС   Jul 25 2016, 08:59
- - iosifk   Цитата(ViKo @ Jul 25 2016, 11:59) Есть вн...   Jul 25 2016, 09:05
|- - ViKo   Цитата(iosifk @ Jul 25 2016, 12:05) Снача...   Jul 25 2016, 09:19
|- - _pv   Цитата(des00 @ Jul 25 2016, 16:52) Xilinx...   Jul 25 2016, 11:52
|- - iosifk   Цитата(_pv @ Jul 25 2016, 14:52) daisy ch...   Jul 25 2016, 13:23
|- - ViKo   Цитата(iosifk @ Jul 25 2016, 16:23) В ПЛИ...   Jul 25 2016, 13:37
||- - iosifk   Цитата(ViKo @ Jul 25 2016, 16:37) Чтобы п...   Jul 25 2016, 13:46
||- - ViKo   Цитата(iosifk @ Jul 25 2016, 16:46) Вопро...   Jul 25 2016, 13:58
||- - RobFPGA   Приветствую! Цитата(ViKo @ Jul 25 2016, ...   Jul 25 2016, 14:31
||- - iosifk   Цитата(RobFPGA @ Jul 25 2016, 17:31) Если...   Jul 25 2016, 15:46
|- - _pv   Цитата(iosifk @ Jul 25 2016, 20:23) В ПЛИ...   Jul 25 2016, 14:47
- - ViKo   В FLEX10 были цепи Cascade, позволяющие объединять...   Jul 25 2016, 16:00
- - RobFPGA   Приветствую! Цитата(ViKo @ Jul 25 2016, ...   Jul 25 2016, 16:35

 

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 22nd July 2025 - 22:05
Рейтинг@Mail.ru


Страница сгенерированна за 0.01662 секунд с 7
ELECTRONIX ©2004-2016