Проектные ограничения на проекте FPGA, Проектные ограничения Опции

[Alexander_92]

Здравствуйте, подскажите, пожалуйста, если тактовая частота процессора плавает при работе в определенном пределе, то это можно как-то описать в файле проектных ограничений или принять во внимание другим образом при разработке проекта на ПЛИС ? Спасибо.

[Vascom]

Тогда закладывайся на максимальную частоту 200МГц, а входы SCLK на 20МГц.