xDX IOPT Опции

[Frederic]

беда беда

VX 1.2 Update 4

1. в xDX IOPT создана плисина
2. сгенерены:
- функциональный символ
- соnfig + питания
- символы каждого банка (не понимаю зачем? )
к стати, в процессе создания символов отсутствует инструмент Separate Symbols из старого доброго IOD (хотя в презентации он имеется)
в итоге получили 6 символов

3.FA
4.в xDX нажали желтый светофор - все успешно
в окошке My Parts все есть кроме функционального символа
функциональный символ как и положено в xDX Databook/Symbol View/local symbols
установка функциональный символа в схему ни к чему не приводит, он не передается в Ехр

как получить функциональный символа?
что делать ???

Эскизы прикрепленных изображений

 

[dmitry-tomsk]

как получить функциональный символа?
что делать ???

А зачем он нужен? Я просто кидаю на схему с net stub, а потом через пкм propagate fpga signals names. Цепи подписаны, затем после unravel при FA номера выводов только меняются + схема по ЕСКД как надо.

[Frederic]

А зачем он нужен? Я просто кидаю на схему с net stub, а потом через пкм propagate fpga signals names. Цепи подписаны, затем после unravel при FA номера выводов только меняются + схема по ЕСКД как надо.

извени не понял,
т.е. каждую цепь подключать по отдельности ?

я хочу сразу всю шину подключить, как ранее делал в старом IOD (см картинку)

Эскизы прикрепленных изображений

 

[dmitry-tomsk]

извени не понял,
т.е. каждую цепь подключать по отдельности ?

я хочу сразу всю шину подключить, как ранее делал в старом IOD (см картинку)

Я шинами не пользуюсь, так как шина в УГО не по ескд. В настройках у меня авторазворот шин в сигналы. В DxD их тоже не использую, так как соединение устанавливается по имени цепи в рамках всей плоской иерархии. Для оформления просто рисую линию толстую, типа это шина. Такой подход, кстати, был рекомендован в документции на iopt.

Хотя, думаю с шинами тоже самое будет.

Разбиение по банкам там для примера. Я новые partitions создаю потом со смысловым разбиением, ADC, DAC, GTP, PCIE, например, и перетаскаиваю туда нужные сигналы. А символы iopt сам создаёт. Там, кстати, можно указать, что пины между партициями можно обменивать, тогда unravel будет оптимальный в переделах всего корпуса. Не обмениваю пины только со скоростными lvds, там всё строго по полубанкам должно быть (для Xilinx).

[Frederic]

Я шинами не пользуюсь, так как шина в УГО не по ескд. В настройках у меня авторазворот шин в сигналы. В DxD их тоже не использую, так как соединение устанавливается по имени цепи в рамках всей плоской иерархии. Для оформления просто рисую линию толстую, типа это шина. Такой подход, кстати, был рекомендован в документции на iopt.

Хотя, думаю с шинами тоже самое будет.

Разбиение по банкам там для примера. Я новые partitions создаю потом со смысловым разбиением, ADC, DAC, GTP, PCIE, например, и перетаскаиваю туда нужные сигналы. А символы iopt сам создаёт. Там, кстати, можно указать, что пины между партициями можно обменивать, тогда unravel будет оптимальный в переделах всего корпуса. Не обмениваю пины только со скоростными lvds, там всё строго по полубанкам должно быть (для Xilinx).

засада, я использую только функциональный символ, очень удобно
не вижу смысла в мелкой разбивке

ладно, подождем вердикт fill-a

[fill]

засада, я использую только функциональный символ, очень удобно
не вижу смысла в мелкой разбивке

ладно, подождем вердикт fill-a

Помимо символов должна генерироваться подсхема с размещенными на ней символами pcb иначе какой смысл в символе блока без низлежащей схемы. Схема генерится если выбран маршрут Schematic Export
Но это в IOD.

Насколько я вижу, в IOPT предполагается использование только маршрута Schematic Update - т.е. схему рисуешь сам: хочешь размещаешь символы ПЛИС на общей схеме, хочешь сам строишь\рисуешь иерархию, т.е. подсхему блока.

В дистрибутиве есть и IOPT и IOD.