Проблемы при прошивке ArriaV Soc FPGA по JTAG, FPGA с HPS компонентом не прошивается Опции

[Vengin]

Доброго времени суток.

Имеется удалённый доступ к Arria V SoC Development Board. Собираю в Quartus 14.0, пытаюсь прошить FPGA. В JTAG цепочке 3 устройства: SOCVHPS -> FPGA -> CPLD. За основу прокета взят GHRD (Golden Hardware Reference Design), добавлены свои IP в QSys (и в частности используются 2 FPGA Hard Memory Controllers). Когда прошиваю FPGA *.sof файлом из GHRD (Golden Hardware Reference Design) - всё корректно. Когда пытаюсь прошить FPGA *.sof файлом своего проекта - процесс останавливается на 96%, и JTAG цепочка ломается (необходмо ресетать плату). JTAG Debugger рапортует:

Код

!Error: The TDI connection to the first detected device 5ASTFD5(G3|K3|K3ES)/.. might be shorted to VCC or is an open circuit
!Error: The TCK and TMS connections to the device before the first detected device 5ASTFD5(G3|K3|K3ES)/.. might have a problem

Пытаясь найти причины проблемы, удалось обнаружить только то, что как только из QSys подсистемы выкидываю HPS компонент - проблема исчезает, и FPGA программируется успешно. Перепробовал уже кучу модификаций и проектных настроек, но с HPS программирование фэйлится. При этом проект GHRD, в котором HPS компонент имеется, программируется корректно.

Собственно вопрос: может есть у кого идеи, что не так? Сам я с HPS до этого не работал. Из мануалов вижу, что Boot Process там многоступенчатый, но вроде это больше относится к загрузке из Flash (а по JTAG можно как обычно FPGA залить и отлаживаться).


Сообщение отредактировал Vengin - Sep 10 2016, 09:22

[Wic]

В JTAG цепочке 3 устройства: SOCVHPS -> FPGA -> CPLD

FPGA вторая в цепочки, возможно, что во время прошивки SOCVHPS начинает взаимодействовать с JTAG и тем самым сбивает процесс прошивки. Думаю где то здесь собака зарылась

[Vengin]

FPGA вторая в цепочки, возможно, что во время прошивки SOCVHPS начинает взаимодействовать с JTAG и тем самым сбивает процесс прошивки. Думаю где то здесь собака зарылась

Гм. Мне казалось, что когда делается файл прошивки *.sof в Quartus-е, разве это не чисто прошивка FPGA (т.е. для 2-го устройства в цепочке)? А SOCVHPS прошивается не каким-то отдельным образом (т.е. компилится в DS-5 Development Studio) и там свой отдельный файл?
Как я и говорил с HPS раньше не работал, поэтому могу ошибаться - учусь по ходу дела.