Microblaze + DDR3 4GB+, как прикрутить большую память Опции

[dubb]

Доброго времени суток.

Имеется Vivado 2016.2, борда KC705 + скоро появиться модуль память SODIMM 4GB вместо стандартного.

Нужно присоединить память DDR3 на 4 Гигабайта к Микроблейзу. Для хранения данных в процессе работы,

Использую Xilinx MIG. Соответственно память появляется в общем адресном пространстве системы, а поскольку МБ 32 битный оно всё вмещает 4 ГБ.

На вопрос "можно-ли это сделать" ответили здесь https://forums.xilinx.com/t5/Memory-Interfa...DR3/td-p/632200
говорят что можно, хоть 8 ГБ.

Теперь вопрос "как?"

Каким образом организовать доступ к этой памяти?

На некоторых англо-язычных форумах советуют Memory segmentation, но примеров не приводят. Принцип сегментации памяти ясен как белый день,
но как его реализовать на практике непонятно.
Можно-ли это сделать стандартными средствами? Или нужно будет городить прослойку между Master-AXI и MIG?

В общем хотелось бы услышать совет от тех кто уже прошел эту дорогу, уверен не у меня первого возникла необходимость подключить более 2ГБ памяти ))

Заранее спасибо за ответы.

[dubb]

судя по ссылке для подсоединения к процессору больше 3 гигов (2^32 -1) - Вам понадобиться "прослойка" логики которая будет например в зависти от флага переводить адресацию к памяти DDR к следующим (2^32 -1) памяти.
Т.е. процессор будет видеть только (2^32 -1) памяти, переходить к слудующему (2^32 -1) участку памяти по флагу или другой внешней логики

Это мое личное понимание

Если я вас правильно понял, то нужно написать свое ядро, у которого наружу будут смотреть AXI_Master (к контроллеру памяти), AXI_Slave0 (к микроблейзу интерфейс памяти) и AXI_Slave1 (к микроблейзу интерфейс управления для переключения сегментов памяти). Ну или интерфейсы до МБ можно засунуть в один AXI c адресным пространством типа [Размер сегмента памяти + управляющий регистр] ?

Поискать вместо Микроблейза 64битный проц - не? Нельзя ли пояснить, зачем эту мегапамять вешать конкретно на Микроблейз, что он с ней делать будет?

Почему микроблейз - из-за распространенности, много примеров, документации.
Сейчас задача - тестирование памяти.
Вы можете посоветовать какой-то вариант 64 бит софотового проца с контроллером DDR3? В процах пока не силен к сожалению.

[RobFPGA]

Приветствую!

Если я вас правильно понял, то нужно написать свое ядро, у которого наружу будут смотреть AXI_Master (к контроллеру памяти), AXI_Slave0 (к микроблейзу интерфейс памяти) и AXI_Slave1 (к микроблейзу интерфейс управления для переключения сегментов памяти). Ну или интерфейсы до МБ можно засунуть в один AXI c адресным пространством типа [Размер сегмента памяти + управляющий регистр] ?

Почему микроблейз - из-за распространенности, много примеров, документации.
Сейчас задача - тестирование памяти.
Вы можете посоветовать какой-то вариант 64 бит софотового проца с контроллером DDR3? В процах пока не силен к сожалению.

Сначала желательно изучить имеющуюся матчасть а потом уж ваят что-то свое



Удачи! Rob.

[dubb]

Сначала желательно изучить имеющуюся матчасть а потом уж ваят что-то свое

Rob, спасибо, пропустил эту замечательную настройку Микроблейза.

Думаю теперь обойдется без своих велосипедов)