Нужно сделать проект, максимально загружающий ПЛИС Опции

[Koluchiy]

Сразу отвечаю на вопрос "зачем" - начальник хочет.
Обоснование - проверить источники питания.

Надо сделать проект, чтобы ПЛИС (Kintex-7) максимально загружалась с тз логики, памяти, DSP блоков и т.д..
Т.е. при компиляции увидеть по занимаемым ресурсам если не 100%, то хотя бы 90.

Вроде бы, такая тема уже была. Если кто помнит, как ее искать - ссылка велкам.

[Boris_TS]

Надо сделать проект, чтобы ПЛИС (Kintex-7) максимально загружалась с тз логики, памяти, DSP блоков и т.д..
Т.е. при компиляции увидеть по занимаемым ресурсам если не 100%, то хотя бы 90.

Будьте осторожны - так можно и ПЛИС сжечь... у Kintex-7 относительно мало ножек VCCint, и Вы можете легко преодолеть лимит предельного потребления тока.

Для большой прожорливости проекта можно сделать длинную вереницу инверторов с триггерами и уложить это всё колбасой внутри ПЛИС: Toggle Rate будет 100%. А при большом желании можно достичь и 100% использования CLB LUF+FF (по 4+8 на CLB).
Как при этом использовать BRAM и DSP - отдельный вопрос, но, думаю, тоже можно что-либо сделать, если на входы данных (адреса) BRAM и DSP подавать какую-то бредятину с инверторов, а выходы BRAM и DSP могут и в воздухе висеть (их подключенность не будет влиять на потребление самих BRAM/DSP). Но думаю, что трогать DSP и BRAM Вам не потребуется, т.к. полученной прожорливость на CLB FF при должной частоте, вполне хватит, что ПЛИС стала необратимо повреждённой