Разное время конфигурации ПЛИС Xilinx, Разное время конфигурации ПЛИС Xilinx Опции

[Олег Гаврильченк...]

Используется ПЛИС XILINX XC6VLX240T-1FFG1156, файл конфигурации записан в микросхему flash-памяти JS28F256P30, считывание конфигурации происходит в режиме Master BPI(parallel). Я заметил, что при записи разных прошивок, время от подачи питания до готовности ПЛИС(до выставления сигнала DONE) разное. Оно отличается на 10-ки секунд. Конфигурация ПЛИС при этом менялась незначительно. Если я правильно понял документацию, размер конфигурационного файла всегда один и тот же. Тогда почему время готовности разное?

[makc]

Возможно дело в частоте конфигурационного интерфейса. Она, ЕМНИП, задаётся при формировании bit-файла.
Цитата из UG360:

Determining the Maximum Configuration Clock Frequency

In Master BPI mode, the FPGA delivers the configuration clock. The FPGA’s master
configuration clock frequency is set through the BitGen -g ConfigRate option. The
BitGen -g ConfigRate option sets the nominal configuration clock frequency.

The default BitGen ConfigRate setting of 2 is recommended. This default value sets the
nominal master CCLK frequency to 2 MHz, which satisfies timing requirements for the
leading BPI flash families. The BitGen ConfigRate setting can be increased for a faster
configuration time, if the timing requirements discussed in this section are satisfied. When
determining a valid ConfigRate setting, these timing parameters must be considered: