Разное время конфигурации ПЛИС Xilinx, Разное время конфигурации ПЛИС Xilinx Опции

[Олег Гаврильченк...]

Используется ПЛИС XILINX XC6VLX240T-1FFG1156, файл конфигурации записан в микросхему flash-памяти JS28F256P30, считывание конфигурации происходит в режиме Master BPI(parallel). Я заметил, что при записи разных прошивок, время от подачи питания до готовности ПЛИС(до выставления сигнала DONE) разное. Оно отличается на 10-ки секунд. Конфигурация ПЛИС при этом менялась незначительно. Если я правильно понял документацию, размер конфигурационного файла всегда один и тот же. Тогда почему время готовности разное?

[dm.pogrebnoy]

Используется ПЛИС XILINX XC6VLX240T-1FFG1156, файл конфигурации записан в микросхему flash-памяти JS28F256P30, считывание конфигурации происходит в режиме Master BPI(parallel). Я заметил, что при записи разных прошивок, время от подачи питания до готовности ПЛИС(до выставления сигнала DONE) разное. Оно отличается на 10-ки секунд. Конфигурация ПЛИС при этом менялась незначительно. Если я правильно понял документацию, размер конфигурационного файла всегда один и тот же. Тогда почему время готовности разное?

ПЛИС должна загружаться не десятки секунд, а единицы секунд. Ставлю на то, что частоту загрузки не указали. Она по умолчанию там 2 МГц. А нужно что-то вроде 26 МГц выставлять. + опорный генератор может выдавать +/- 50% от номинала.

[Олег Гаврильченк...]

ПЛИС должна загружаться не десятки секунд, а единицы секунд. Ставлю на то, что частоту загрузки не указали. Она по умолчанию там 2 МГц. А нужно что-то вроде 26 МГц выставлять. + опорный генератор может выдавать +/- 50% от номинала.

Простите, Вы не могли бы подсказать, как задать частоту загрузки конфигурации при вызове bitgen из командной строки?