ICE40 Lattice ICECube2 много вопросов начинающего, пожалуйста, помогите! Опции

[iiv]

Добрый день,

много раньше работал с готовыми платами от Altera на Stratix 3-4, Cyclone 3-5, SoC, но появилась нужда развести маленькую простую плату с плиской и, похоже, останавливаю свой выбор на ICE40 от Lattice, но возникло куча вопросов.

Мне надо: где-то 24-30 вводов-выводов, минимальный корпус, два питания, максимальная скорость работы внутренней логики на простой операции, чуть сложнее FIFO, и максимальное колличество внутренней памяти под два FIFO, минимум надо 64кбита, но желательно больше, 128кбит. Также нужен очень точный клок, который внутри плиски надо умножить до примерно 240МГц (или хотя бы до 160МГц) и на нем все клочить.

Хочется идеально остаться в 2-х слойке, так как на плате все остальное тоже двухслойное То есть ice40lp8k-cm81 должно получиться, если некоторые неудобные в разводке пины с внитренних частей никуда не соединять.

Пока плату не разводил, начал играться с оболочкой iCEcube2. Важное замечание, у меня есть куча компов, но ни одного с Виндой, все с убунтами, в основном 14.04LTS, но уже есть и 16.04. Винду хотел бы не ставить, ибо даже как виртуалку некуда.

Поставил и iCEcube2, и Олимексовкий вариант http://www.clifford.at/icestorm/ все запускается, у олимекса получается скомпилить пример. У iCEcube2 никакой проект скомпилить не могу, ругается так:

Код

Current Implementation my_first_project_Implmnt its sbt path: /home/ilgis/iCEcube2/Projects/test/my_first_project/my_first_project_Implmnt/sbt
"/opt/iCEcube2.2016.02/sbt_backend/bin/linux/opt/synpwrap/synpwrap" -prj "my_first_project_syn.prj" -log "/home/ilgis/iCEcube2/Projects/test/my_first_project/my_first_project_Implmnt/my_first_project.srr"
/opt/iCEcube2.2016.02/synpbase/bin/synplify_pro: 135: [: unexpected operator
/opt/iCEcube2.2016.02/synpbase/bin/synplify_pro: 149: [: !=: argument expected
Copyright (C) 1992-2014 Lattice Semiconductor Corporation. All rights reserved.
Child process exit with 2.
Error of dumping file /home/ilgis/iCEcube2/Projects/test/my_first_project/my_first_project_Implmnt/my_first_project.srr, 'stdout.log' is instead.
Synthesis exit by 2.
/opt/iCEcube2.2016.02/synpbase/bin/synplify_pro: 208: /opt/iCEcube2.2016.02/synpbase/bin/config/execute: Syntax error: "(" unexpected (expecting ";;")
Error : can not print out log file stdout.log
Synthesis failed.
Synthesis batch mode runtime 0 seconds

хелп также не работает, хотя я и хачил его как было сказано по ссылке

В олимексе не понимаю как описать PLL и блочную память для внутренних буферов.

Пока курил только ICE40FamilyHandbook.pdf с сайта производителя, но не помогло...

Помогите, пожалуйста:

1. где достать вменяемый мануал по латисовской оболочке, чтобы в ней начать описывать свою логику?
2. на сколько олимексовская ссылка лучше или хуже по оптимизации, чем сама латисовская оболочка?
3. вопрос по железу: нужен точный клок, не уплывающий в диапазоне (0-40С) температур, стоит ли закладываться на внутренний клок от латтиса, или обязательно ставить внешний, и если внешний, то какой?

Спасибо!

ИИВ

[yes]

нужно проверить в системе, что sh (см. первую строчку в synplify_pro) указывает на bash - вроде слышал, что в новом дебиане и производных от него убунтах это не так по дефолту

ну и про ice40 вообще - рекомендую обязательно проверить разводимость проекта, прежде чем железо покупать - там из-за минимизации трассировочных ресурсов плисина может не разводится при 70% занятости

> 1. где достать вменяемый мануал по латисовской оболочке, чтобы в ней начать описывать свою логику?

описывайте логику в сиплифае, в его среде. а проект в айскубе делайте из нетлиста

[iiv]

нужно проверить в системе, что sh (см. первую строчку в synplify_pro) указывает на bash - вроде слышал, что в новом дебиане и производных от него убунтах это не так по дефолту

точно, спасибо! Там на dash показывало и из-за этого проблемы были.

Правда пока полностью собрать не удалось, но это уже из-за того, что сам не могу быстро проект правильно написать.

ну и про ice40 вообще - рекомендую обязательно проверить разводимость проекта, прежде чем железо покупать - там из-за минимизации трассировочных ресурсов плисина может не разводится при 70% занятости

у меня на всех Альтерах такое же бывало, тайминги падают при заполненности ALUов от 70% и выше, по умножителям и блочной памяти такое только при 99% начинается, а по логике да, но у меня вечно проекты кривые, и на 400МГц+ работавшие.

описывайте логику в сиплифае, в его среде. а проект в айскубе делайте из нетлиста

не осилил где брать симплифай, помогите, пожалуйста ссылкой!


Есть еще два вопроса новичка в Латисах... Хочу работать с iCE40HX8K (может впишусь в 4К, но не факт), так как другие не пройдут по объему памяти, и обязательно HX серия из-за скорости. Пинов надо мало, поэтому наверное буду пользовать -cb132.

1. Не могу понять мануал iCE40FamilyHandbook.pdf, примерно на 25 странице. скажите, пожалуйста, могу ли я сделать так:

VCC_SPI=1.8В,
VPP_2V5=2.5В,

и при таких параметрах заливать новые прошивки (для запоминания в NVCM), или при запоминании в NVCM мне обязательно надо поднять VCC_SPI до 2.5В? Убей не понятно написано, поэтому и сомневаюсь, а поэкспериментировать с разводкой и платой обойдется в штуку зелени и кучу времени...

2. Еще вопрос, скажите, пожалуйста, можно ли клок, генерируемый микроконтроллером в виде меандра на 1.8В завести внутрь плиски, и поднять частоту PLLем до 250МГц примерно. Клок с контроллера могу примерно в диапазоне 4-20МГц взять. Если так можно сделать, то на какую ногу мне этот меандр заводить, на обычную, или PLL.ую?

Спасибо!!!

ИИВ