реклама на сайте
подробности

 
 
> Проблемы SDRAM, Согласование переферии и SDRAM CTRL
Serega Doc
сообщение Jan 19 2005, 14:59
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 267
Регистрация: 11-11-04
Из: Одесса
Пользователь №: 1 103



У меня два FIFO буффера связанные с SDRAM контроллером
Один передает информацию на контроллер (в память соответсвнно), а другой принимает прочитанные данные из памяти. Проблема в организации управления двумя FIFO буфферами. Потому что при чтении латентность есть а при записи нет. Может у когото была такая проблема
sad.gif
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
ASN
сообщение Jan 20 2005, 18:57
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 459
Регистрация: 15-07-04
Из: g.Penza
Пользователь №: 326



Serega Doc
Точнее опишите задачу, пожалуйста. У меня есть подозрение, что мы говорим о разных вещах smile.gif.
Схемотехника моего устройства предусматривает процессор, память, периферию и вычислитель специальных функций на FPGA. Таким образом, практически у каждого устройства есть своя локальная память и контроллер доступа к шине AHB. Хотя спецификация шины и предусматривает режим обмена данными неопределённой длины, реально пакеты ограничены объёмом обрабатываемых данных в устройствах. Контроллер SDRAM имеет раздельные сигналы адреса, данные чтения, данные записи и сигналы контроля шины. Из них наиболее интересны сигналы Ack и Rdy (хотя в AHB они именуются иначе и вообще физически представлены в виде кода из нескольких бит). Таким образом, когда контроллер SDRAM получает команду с шины (запись или чтение), он формирует сигнал Ack, сообщая, что он понял команду.
В случае записи он захватывает данные с шины на каждом такте, а затем снимает сигнал готовности Rdy. Фактически, данные с шины поступают в локальное WR_FIFO_SDRAM, пока контроллер активизирует банк, строку и колонку. Затем они с максимальной скоростью переписываются в SDRAM. В случае чтения он снимает сигнал готовности Rdy сразу и выставляет его после того, как данные появиться на шине AHB. Была мысль возвращать сигнал «занят», и потребовать от Master ещё раз обратиться к контроллеру, освобождая шину от циклов ожидания, но руки не дошли.
Со стороны SDRAM для линии данных контроллер выдаёт сигналы на переключение шины с вывода на ввод, принудительно вставляя один такт во избежание конфликтов. Таким образом, у меня и возник вопрос, как можно одновременно писать и читать SDRAM. Просто в моей модели её использования таким образом невозможно в принципе.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Serega Doc   Проблемы SDRAM   Jan 19 2005, 14:59
- - ASN   Serega Doc Какая SDRAM (тип, латентность), какой ...   Jan 19 2005, 17:30
- - Serega Doc   Ниже структура реализуемого устройства. Проблема в...   Jan 20 2005, 07:01
- - ASN   Serega Doc Книжка: Она из Google - ссылок Следующа...   Jan 20 2005, 08:35
- - Serega Doc   Тоесть настройка SDRAM на следующий пакет только п...   Jan 20 2005, 09:29
- - ASN   Serega Doc А как же иначе? Может быть я чего-то не...   Jan 20 2005, 13:43
- - Serega Doc   Ну если работать в одной строке то в сдрам памяти ...   Jan 20 2005, 15:33
- - aal   В аналогичной задаче я собираюсь использовать по 2...   Jan 21 2005, 03:03
- - ASN   aal Дык, это, IMHO, ежели узкое место SDRAM . У ме...   Jan 21 2005, 05:59
- - Serega Doc   Простой пример Необходимо принять в FIFO_IN 1Mbyt...   Jan 21 2005, 06:48
|- - Andrey Filippov   А в чем проблема - задача-то вполне стандартная, к...   Jan 28 2005, 02:21
- - Serega Doc   Проблема в формировании следующей комманды (актива...   Jan 28 2005, 08:59
|- - Andrey Filippov   Цитата(Serega Doc @ Jan 28 2005, 02:59)Пробле...   Jan 28 2005, 17:39
- - Serega Doc   Пасибо! Объясните только что значит слои?   Jan 29 2005, 06:06
- - Andrey Filippov   Цитата(Serega Doc @ Jan 29 2005, 00:06)Пасибо...   Jan 30 2005, 09:14


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 15:51
Рейтинг@Mail.ru


Страница сгенерированна за 0.01372 секунд с 7
ELECTRONIX ©2004-2016