Очень желательно сделать плату 8, максимум 10-ти слойной с толщиной платы не больше 1.6мм.
Извиняюсь, что ввел в заблуждение картинкой... справа линии идут к разъему на вывод сигналов - они не дифф. Дифф. пары слева, и они должны будут подводиться к 3-7 банкам ПЛИС. Сама плата будет заказываться в фирме
http://www.pselectro.ru/tech/ и у них есть определенные тех.требования.
Дифф.сигналы идут от 16-ти 8 канальных АЦП + около 10 дифф.сигналов будет служебных для связи с АЦП и другими микросхемами и платами в системе.
Цитата(Uree @ Nov 17 2016, 16:51)

Что-то не вижу в EP4CE40F29 особо разбросаных пар пинов, либо рядом, либо, в худшем случае, по диагонали. И то и другое выводится трассами/зазорами 0.1мм/0.1мм - каждая пара в промежуток между переходными проходит. По одной трассе между переходными - это не диффпара получается, ну и слоев нужно будет в два раза больше, и не понятно зачем так делать.
Навскидку должно хватить двух внутренних сигнальных, но без полного вида подключений точно не определить.
Вообще-то там почти половина дифф.пар разбросана на 3-4-5 рядов друг от друга, в этом-то и проблем.