Стенды, Выбор архитектуры для разработки стендов Опции

[dmitry-tomsk]

Имеется задача сделать более менее универсальный стенд для проверки монтажа плат. Идея заключается в разработке платы с pogopin контактами, которые подключаются к контрольным точкам на плате. Стенд должен сам проверить КЗ, обрыв, включить питание и проверить напряжение в контрольных точках. Полагаю, что есть уже готовые решения, так как задача типовая. Хотелось бы услышать у кого какие подходы к данной задаче.

[iosifk]

Имеется задача сделать более менее универсальный стенд для проверки монтажа плат. Идея заключается в разработке платы с pogopin контактами, которые подключаются к контрольным точкам на плате. Стенд должен сам проверить КЗ, обрыв, включить питание и проверить напряжение в контрольных точках. Полагаю, что есть уже готовые решения, так как задача типовая. Хотелось бы услышать у кого какие подходы к данной задаче.

Дело не в "стенде", а в том софте, который к нему будет нужен.
Есть достаточно софта для проверки по JTAG, и бесплатного и платного.
И еще из Вашего "задания" не ясно, как Вы собираетесь "подключаться" к контактам. Потому как руками - это одно, а летающие пробники - это совсем другое...

[dmitry-tomsk]

Дело не в "стенде", а в том софте, который к нему будет нужен.
Есть достаточно софта для проверки по JTAG, и бесплатного и платного.
И еще из Вашего "задания" не ясно, как Вы собираетесь "подключаться" к контактам. Потому как руками - это одно, а летающие пробники - это совсем другое...

Софта на мой взгляд мало. Ну КЗ можно софтом проверить, а целостность соединения? Нужно хотя бы лог. 1 на другом конце проводника иметь, а значит нужна связь софта и с плис с тем устройством, что лог .1 подаёт. Платные системы для jtag тестирования ну уж очень дорогие, много дешевле самим разработать и софт и железо.

но рубить дырки под иглы, создавать алгоритм проверки и подключать внешние приборы - это ваша задача

Спасибо за ссылку, а что значит рубить дырки?

[iosifk]

Софта на мой взгляд мало. Ну КЗ можно софтом проверить, а целостность соединения? Нужно хотя бы лог. 1 на другом конце проводника иметь, а значит нужна связь софта и с плис с тем устройством, что лог .1 подаёт. Платные системы для jtag тестирования ну уж очень дорогие, много дешевле самим разработать и софт и железо.

Чтобы проверить прохождение 1 надо по JTAG эту 1 подать на нужный вывод одной микросхемы, а у другой микросхемы проверить, что 1 пришла.. Потом подать 0 и т.д. Если есть хотя бы одна микросхема, у которой есть режим JTAG-сканирования, то можно говорить о тестировании...
Я такой софт писал сам... и он работал. У меня на сайте что-то из него выложено...
Но самое сложное не гонять 0 и 1. Гораздо сложнее сделать ATPG - автоматический генератор тестов. Так что Вам надо решить, будете ли Вы делать софт сами, будете ли делать ATPG или будете писать тесты руками...
Самим дешевле - это понятие относительное... Начните с бесплатных Lait версий, а там будет понятно, что Вам нужно...
Если есть вопросы по JTAG, то есть мои статьи и на вопросы могу ответить по скайпу...

[dmitry-tomsk]

Чтобы проверить прохождение 1 надо по JTAG эту 1 подать на нужный вывод одной микросхемы, а у другой микросхемы проверить, что 1 пришла.. Потом подать 0 и т.д. Если есть хотя бы одна микросхема, у которой есть режим JTAG-сканирования, то можно говорить о тестировании...
Я такой софт писал сам... и он работал. У меня на сайте что-то из него выложено...
Но самое сложное не гонять 0 и 1. Гораздо сложнее сделать ATPG - автоматический генератор тестов. Так что Вам надо решить, будете ли Вы делать софт сами, будете ли делать ATPG или будете писать тесты руками...
Самим дешевле - это понятие относительное... Начните с бесплатных Lait версий, а там будет понятно, что Вам нужно...
Если есть вопросы по JTAG, то есть мои статьи и на вопросы могу ответить по скайпу...

Спасибо. Мне показались такие системы слишком сложными. В первой версии стенда я просто поставил в плис microblaze и через gpio и резисторы, подключенные через разъём к пинам плис тестировал прохождение 0 и 1 и залипы между выводами. Вот теперь подумал про обратный вариант - в плис само тестовое ПО заливает прошивку с pullup или pulldown внутри плис, а какой-то более-менее универсальный прибор снимает напряжение в КТ и говорит о пропае bga. Смысл в том, что такую прошивку сделать быстро очень и не нужно было бы переписывать программу тестовую.

[iosifk]

Спасибо. Мне показались такие системы слишком сложными. В первой версии стенда я просто поставил в плис microblaze и через gpio и резисторы, подключенные через разъём к пинам плис тестировал прохождение 0 и 1 и залипы между выводами. Вот теперь подумал про обратный вариант - в плис само тестовое ПО заливает прошивку с pullup или pulldown внутри плис, а какой-то более-менее универсальный прибор снимает напряжение в КТ и говорит о пропае bga. Смысл в том, что такую прошивку сделать быстро очень и не нужно было бы переписывать программу тестовую.

Абсолютно неверно. В ПЛИС вообще не нужна никакая прошивка... Вполне достаточно JTAG-сканирования. Мало того, если не работают служебные выводы, управляющие загрузкой, то и ПЛИС Вы не загрузите... А для JTAG-сканирования они доступны по чтению...
У меня был сюжет: на плате было 25 микросхем по 425 (точно не помню) выводов. И тестировалось чуть более 4 тыс. цифровых цепей. А это довольно много. Тест шел 7 часов... Сначала казалось что долго, а потом понял, что в самый раз. Плату оставляли на ночь, утром она была протестирована. Для серии не более 20-50 шт./мес - вполне... Правда тесты "собирали" вручную. В таблице указывали тип цепи и был список шаблонов для цепей... Поскольку структура была регулярной, то это не было слишком сложно..

[Leka]

... Тест шел 7 часов... Сначала казалось что долго, а потом понял, что в самый раз. Плату оставляли на ночь, утром она была протестирована ...

Что-нибудь самопальное вместо стандартного JTAG, и тестироваться будет секунду.
(Сам делал тестовые стенды для отбраковки интегральных схем на пластине, полный тест одного нетривиального кристалла <1 сек).

[iosifk]

Что-нибудь самопальное вместо стандартного JTAG, и тестироваться будет секунду.
(Сам делал тестовые стенды для отбраковки интегральных схем на пластине, полный тест одного нетривиального кристалла <1 сек).

Я же написал: 4 тыс цепей и 25 микросхем в цепочке... И плата размерами по длинной стороне под 70 см... Сделайте, а я посмотрю, как это будет в 1 сек...