нужна помощь - подкиньте правила трассировки DDR3, или объясните что можно проигнорировать с моими скоростями Опции

[PCBExp]

Имеем процессор Cortex A9 и два 16-ти битных чипа памяти DDR3 400-MHz Clock (DDR-800 Data Rate). На рефдизайне производитель использует только один такт CKE0 (Single Rank DDR3 Implementation). Производитель угостил герберами дизайна. Предложенный вариант крайне неудобный - занимает очень много места. Я этот дизайн в виде DXF подсунул в проект и стал класть на эти полоски свои проводники и окончательно запутался. Вопросов слишком много чтобы их перечислять. Например шина адреса обходит чипы памяти по очереди и согласно одной апноте расстояние от процессора до первого чипа должно быть равно расстоянию между первым и вторым чипом, но в рефдизайне это не так - между чипами длина трассы раза в полтора короче. Подкиньте у кого свод правил по трассировки DDR3 максимально содержательный...

[krux]

самый основной - этот: www.jedec.org/sites/default/files/docs/4_20_19R20.pdf
с точки зрения схемотехника - безразлично есть ли сам разъем между планкой памяти и процессором или его нет.

также можно посмотреть референс-дизайн разных планок памяти
http://www.jedec.org/standards-documents/f...-dimms/ddr3/all