Native PHY, настройки в данный момент такие:
Выдает следующие ошибки:
Код
Error (14566): Could not place 1 periphery component(s) due to conflicts with existing constraints (1 Channel PLL(s))
Error (175020): Illegal constraint of Channel PLL that is part of Cyclone V Transceiver Native PHY gxb to the region (0, 40) to (0, 42): no valid locations in region
Error (11238): Node is not compatible with other nodes placed at the same location either because there are too few available Channel PLL locations, or the nodes have different inputs, parameters, or both.
Don Eugenio, вполне вероятно, что я неправильно подключаю сигналы. Как это сделано у Вас?
Правильно ли я понимаю, что сделано всё так:
- у каждого трансивера есть своя pll;
- трансиверы сгруппированы в банки по 3 штуки;
- в каждом банке pll "центрального" трансивера может шарить свой клок на соседей;
- клок также можеть шариться и на другие банки (но это увеличивает джиттер) с помощью bonded-режима;
- опору можно давать через специальную ногу REFCLK;
- передающую часть трансивера можно тактировать лююбым из вышеприведенных способов, а также отдельным pll, а также просто внешней опорой с ножки (вопрос - с какой?);
?
И сразу еще вопрос: что дает параметр "TX local clock division factor" и что означает параметр "TX PLL base data rate"? Это для всяких JESD-применений, когда используется несколько каналов?
Пока не могу понять: вроде написано что это делитель, а по цифрам получается умножитель...