реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
> DC_FIFO, прошу помощи
Evgeny72
сообщение Dec 12 2016, 12:33
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 66
Регистрация: 4-01-14
Пользователь №: 79 899
Вот в чем вопрос. Есть 24 битный последовательный сигнал. Нужно ли его переводить в параллельный 24 битный для подачи на вход dual clock FIFO? (Разрядность вход - выход останется без изменений, 24 бита.) Или можно сделать FIFO с параметрами LPM_WIDTH - 1. На входа wrreg и rdreg подавать импульсы записи и чтения длиной 24 такта. Частоты wrclk и rdclk поданные на FIFO будут пока будут одинаковы, возможно rdclk будет в два раза выше.

(Использовать кучу DFF в качестве синхронизатора просьба не предлагать. biggrin.gif )
Go to the top of the page
 
+Quote Post
 
 Start new topic
Ответов
RobFPGA
сообщение Dec 12 2016, 13:06
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643
Приветствую!
Цитата(Evgeny72 @ Dec 12 2016, 15:33) *
Вот в чем вопрос. Есть 24 битный последовательный сигнал. Нужно ли его переводить в параллельный 24 битный для подачи на вход dual clock FIFO? (Разрядность вход - выход останется без изменений, 24 бита.) Или можно сделать FIFO с параметрами LPM_WIDTH - 1. На входа wrreg и rdreg подавать импульсы записи и чтения длиной 24 такта. Частоты wrclk и rdclk поданные на FIFO будут пока будут одинаковы, возможно rdclk будет в два раза выше.

(Использовать кучу DFF в качестве синхронизатора просьба не предлагать. biggrin.gif )

Да без проблем сделать 1 бит FIFO - будет у Вас на выходе такой же последовательный сигнал что и на входе.
Я бы добавил еще бит для передачи признака начала (или конца) пакета раз при записи на входе уже формируется окно приема но это уж Вам виднее.

Успехов! Rob.
Go to the top of the page
 
+Quote Post
iosifk
сообщение Dec 12 2016, 13:40
Сообщение #3


Гуру
******

Группа: Модераторы
Сообщений: 4 011
Регистрация: 8-09-05
Из: спб
Пользователь №: 8 369
Цитата(RobFPGA @ Dec 12 2016, 16:06) *
Да без проблем сделать 1 бит FIFO - будет у Вас на выходе такой же последовательный сигнал что и на входе.
Я бы добавил еще бит для передачи признака начала (или конца) пакета раз при записи на входе уже формируется окно приема но это уж Вам виднее.

Ксайлинкс позволяет иметь разную разрядность для двухпортовки...
Один порт - битовый, другой - словами нужной разрядности...
Признаки начала-конца и ошибки, так я и делал...


--------------------
www.iosifk.narod.ru
Go to the top of the page
 
+Quote Post
andrew_b
сообщение Dec 12 2016, 13:44
Сообщение #4


Профессионал
*****

Группа: Свой
Сообщений: 1 975
Регистрация: 30-12-04
Из: Воронеж
Пользователь №: 1 757
Цитата(iosifk @ Dec 12 2016, 16:40) *
Ксайлинкс позволяет иметь разную разрядность для двухпортовки...
Альтера тоже.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Evgeny72   DC_FIFO, прошу помощи   Dec 12 2016, 12:33
|- - Evgeny72   Цитата(RobFPGA @ Dec 12 2016, 17:06) Прив...   Dec 12 2016, 14:55
|- - RobFPGA   Приветствую! Цитата(Evgeny72 @ Dec 12 201...   Dec 12 2016, 15:40
|- - Evgeny72   Если я Вас, RobFPGA и krux, правильно понял, то: ...   Dec 12 2016, 19:15
|- - Bad0512   Цитата(Evgeny72 @ Dec 13 2016, 02:15) Есл...   Dec 13 2016, 02:17
||- - Evgeny72   Цитата(Bad0512 @ Dec 13 2016, 06:17) А не...   Dec 13 2016, 04:26
||- - Maverick   Цитата(Evgeny72 @ Dec 13 2016, 06:26) Воз...   Dec 13 2016, 06:44
|- - RobFPGA   Приветствую! Цитата(Evgeny72 @ Dec 12 201...   Dec 13 2016, 06:11
- - krux   входные, в 2-битное FIFO: бит1 - данные бит2 - стр...   Dec 12 2016, 17:53
- - Evgeny72   Спасибо за советы! Посмотрев ещё раз документа...   Dec 13 2016, 08:54
|- - Flip-fl0p   Раз уж создана тема про FIFO... Не могли бы вы под...   Dec 13 2016, 12:43
|- - Maverick   Цитата(Flip-fl0p @ Dec 13 2016, 14:4...   Dec 13 2016, 12:54
|- - RobFPGA   Приветствую! Цитата(Flip-fl0p @ Dec...   Dec 13 2016, 14:29
|- - Flip-fl0p   Цитата(RobFPGA @ Dec 13 2016, 17:29) Прив...   Dec 13 2016, 15:57
- - vikk   По времянке куча вопросов: - если частоты на глаз ...   Dec 13 2016, 13:49
|- - Evgeny72   Цитата(vikk @ Dec 13 2016, 16:49) По врем...   Dec 13 2016, 14:15
- - Evgeny72   Приложите кто-нибудь схему реализации или тайминги...   Dec 25 2016, 11:03

 

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 23rd July 2025 - 04:55
Рейтинг@Mail.ru


Страница сгенерированна за 0.01409 секунд с 7
ELECTRONIX ©2004-2016